[发明专利]一种扩展存储器访问空间的方法在审

专利信息
申请号: 201410737394.9 申请日: 2014-12-05
公开(公告)号: CN104881373A 公开(公告)日: 2015-09-02
发明(设计)人: 陈颖图;林清;王爱林;张琰;曹彦荣;张锐 申请(专利权)人: 中国航空工业集团公司第六三一研究所
主分类号: G06F12/10 分类号: G06F12/10;G06F3/06
代理公司: 西安智邦专利商标代理有限公司 61211 代理人: 王少文
地址: 710119 *** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明是一种扩展存储器访问空间的方法,包括以下步骤:1)通过IFC_CSO访问外部FLASH存储器;2)判断访问FLASH的高端空间还是低端空间,若访问高端空间,则进行步骤3);若访问低端空间,则进行步骤4);3)判断是访问FLASH的最高端空间还是较高端空间,如果访问最高端空间,则进行步骤3.1);若访问较高端空间,则进行步骤3.5);3.1)写FPGA内地址空间选择寄存器D1=1,D0=1;3.2)FPGA将FLASH高位地址A25输出为1,A24输出为1;3.3)对IFC_CSO进行读/写操作;3.4)访问到FLASH最高端空间;3.5)写FPGA内地址空间选择寄存器D1=1,D0=0;本发明采用CPLD或FPGA和软件共同实现,无须增加任何外围扩展电路,可节约研发成本;适用于FLASH、EPROM、EEPROM、SRAM、DPRAM、NVRAM等多种存储器访问的扩展。
搜索关键词: 一种 扩展 存储器 访问 空间 方法
【主权项】:
一种扩展存储器访问空间的方法,其特征在于:所述方法包括以下步骤:1)通过IFC_CSO访问外部FLASH存储器;2)判断访问FLASH的高端空间还是低端空间,若访问高端空间,则进行步骤3);若访问低端空间,则进行步骤4);3)判断是访问FLASH的最高端空间还是较高端空间,如果访问最高端空间,则进行步骤3.1);若访问较高端空间,则进行步骤3.5);3.1)写FPGA内地址空间选择寄存器D1=1,D0=1;3.2)FPGA将FLASH高位地址A25输出为1,A24输出为1;3.3)对IFC_CSO进行读/写操作;3.4)访问到FLASH最高端空间;3.5)写FPGA内地址空间选择寄存器D1=1,D0=0;3.6)FPGA将FLASH高位地址A25输出为1,A24输出为0;3.7)对IFC_CSO进行读/写操作;3.8)访问到FLASH较高端空间;4)判断是访问FLASH的最低端空间还是较低端空间,如果访问较低端空间,则进行步骤4.1);若访问最低端空间,则进行步骤4.5);4.1)写FPGA内地址空间选择寄存器D1=0,D0=1;4.2)FPGA将FLASH高位地址A25输出为0,A24输出为1;4.3)对IFC_CSO进行读/写操作;4.4)访问到FLASH较低端空间;4.5)写FPGA内地址空间选择寄存器D1=0,D0=0;4.6)FPGA将FLASH高位地址A25输出为0,A24输出为0;4.7)对IFC_CSO进行读/写操作;4.8)访问到FLASH最低端空间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司第六三一研究所,未经中国航空工业集团公司第六三一研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410737394.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top