[发明专利]芯片网络系统以及其形成方法有效
| 申请号： | 201410745994.X | 申请日： | 2014-12-09 |
| 公开（公告）号： | CN105740178B | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 易冬柏;方励;朱小虎;董启明;张浩亮 | 申请（专利权）人： | 扬智科技股份有限公司 |
| 主分类号： | G06F13/37 | 分类号： | G06F13/37 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 胡林岭 |
| 地址： | 中国台湾*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种芯片网络系统及其形成方法。芯片网络系统包括多个第一核心元件、多个第二核心元件、第一核心接口处理器、仲裁器以及存储器。第一核心接口处理器依据这些第一核心元件所分别具备的延时信息来整合这些第一核心元件的各个传输数据以形成第一核心接口数据。第一核心接口数据包括多个数据封包，且每个数据封包至少包括延时权值。仲裁器这些依据这些第一核心元件的延时状态与每个数据封包中的延时权值来决定第一核心接口数据中各个封包以及这些第二核心元件的第二传输数据对存储器的存取顺序。 | ||
| 搜索关键词： | 芯片 网络 系统 及其 形成 方法 | ||
【主权项】：
1.一种芯片网络系统，包括：多个第一核心元件及多个第二核心元件，其中该些第一核心元件分别具备延时信息以及延时状态；第一核心接口处理器，耦接该些第一核心元件，并依据该些第一核心元件所分别具备的该延时信息来整合该些第一核心元件的各个传输数据以形成第一核心接口数据，其中该第一核心接口数据包括多个数据封包，且每个数据封包至少包括一延时权值；仲裁器，耦接该第一核心接口处理器以及该些第二核心元件；以及存储器，耦接该仲裁器，其中该仲裁器依据该些第一核心元件的该延时状态以及每个数据封包中的该延时权值来决定该第一核心接口数据中各个封包以及该些第二核心元件的第二传输数据对该存储器的存取顺序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于扬智科技股份有限公司，未经扬智科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410745994.X/，转载请声明来源钻瓜专利网。
