[发明专利]双通道PCI数据采集卡及方法

摘要

本发明公开了双通道PCI数据采集卡及方法，所述双通道PCI数据采集卡，包括双通道的A/D转换器、FPGA、SDRAM及PCI接口芯片；其特征在于：FPGA接收到PC机输出的AD采集开始信号，启动双通道的AD转换器采集数据；双通道的A/D转换器同时采集双通道模拟信号，将模拟信号数据转换成数字信号数据；FPGA包括系统控制模块、A/D控制模块、SDRAM控制模块、PCI控制模块、第一双时钟缓冲器、第二双时钟缓冲器和第三双时钟缓冲器；系统控制模由状态机构成，系统控制模块受PC机控制，产生A/D控制模块、第一双时钟缓冲器、第二双时钟缓冲器、第三双时钟缓冲器和SDRAM控制模块及PCI控制模块的控制信号；本发明实现了双通道数据采集和不间断连续采集A/D数据，保证了高速数据采集的连续性。

主权项

双通道PCI数据采集卡，包括双通道的A/D转换器(1)、FPGA(2)、SDRAM(3)及PCI接口芯片(4)；其特征在于：FPGA(2)接收到PC机(5)输出的AD采集开始信号，启动双通道的AD转换器(1)采集数据；双通道的A/D转换器(1)同时采集双通道模拟信号，将模拟信号数据转换成数字信号数据；FPGA(2)包括系统控制模块(21)、A/D控制模块(22)、SDRAM控制模块(23)、PCI控制模块(24)、第一双时钟缓冲器(25)、第二双时钟缓冲器(26)和第三双时钟缓冲器(27)；系统控制模(21)由状态机构成，系统控制模块(21)受PC机(5)控制，产生A/D控制模块(22)、第一双时钟缓冲器(25)、第二双时钟缓冲器(26)、第三双时钟缓冲器(27)和SDRAM控制模块(23)及PCI控制模块(24)的控制信号；A/D控制模块(22)受系统控制模(21)的控制，将双通道的A/D转换器(1)采集处理后的信号数据写入第一双时钟缓冲器(25)和第二双时钟缓冲器(26)中；SDRAM控制模块(23)受系统控制模(21)的控制，当第一双时钟缓冲器(25)和第二双时钟缓冲器(26)中存储的数据达到设定值时，将第一双时钟缓冲器(25)和第二双时钟缓冲器(26)存储的数据写入SDRAM(3)；当SDRAM(3)中存储的数据达到设定值时，使能SDRAM控制模块(23)将SDRAM(3)的数据写入第三双时钟缓冲器(27)中，并停止双通道的AD转换器(1)采集数据；PCI控制模块(24)受系统控制模(21)的控制，当第三双时钟 缓冲器(27)的数据达到设定值时，使能PCI控制模块(24)将第三双时钟缓冲器(27)中的数据通过PCI接口芯片(4)读入到PC机(5)中。