[发明专利]一种基于FPGA的快速实时动目标检测系统

摘要

本发明提出一种基于FPGA的快速实时动目标检测系统。本发明包含多个相同的子模块，多个子模块并行处理雷达回波数据；每一个子模块包含2个只读存储器、4个浮点型乘法器、3个浮点型加法器、1个浮点型减法器和8个随机存取存储器。本发明通过使用FPGA内部浮点型乘法器、加减法器、累加器和存储器资源，同时采用多个子模块并行处理、每个子模块中的资源分时复用的方法，解决了雷达回波数据为浮点数情况下的快速实时动目标检测的难题，提高了动目标检测的速度。

主权项

一种基于FPGA的快速实时动目标检测系统，其特征在于，包含多个相同的子模块，多个子模块并行处理雷达回波数据；每一个子模块包含2个只读存储器、4个浮点型乘法器、3个浮点型加法器、1个浮点型减法器和8个随机存取存储器；第一只读存储器用于存储快速傅立叶变换所需旋转因子的实部，第二只读存储器用于存储快速傅立叶变换所需旋转因子的虚部；第一浮点型乘法器用于将旋转因子的实部与输入的雷达回波数据的实部相乘，然后将相乘的结果送入浮点型减法器；第二浮点型乘法器用于将旋转因子的虚部与输入的雷达回波数据的虚部相乘，然后将相乘的结果送入浮点型减法器；第三浮点型乘法器用于将旋转因子的虚部与输入的雷达回波数据的实部相乘，然后将相乘的结果送入第一浮点型加法器；第四浮点型乘法器用于将旋转因子的实部与输入的雷达回波数据的虚部相乘，然后将相乘的结果送入第一浮点型加法器；浮点型减法器用于将第一浮点型乘法器输出结果与第二浮点型乘法器输出结果相减，然后将相减结果送至第二浮点型加法器；第一浮点型加法器用于将第三浮点型乘法器输出结果与第四浮点型乘法器输出结果相加，然后将相加结果送至第三浮点型加法器；第二浮点型加法器用于将浮点型减法器输出结果与第一随机存取存储器或者第二随机存取存储器中的存储数据相加；其中，上扫频时选择与第一随机存取存储器中的存储数据相加，然后再将相加结果送给第一随机存取存储器存储；下扫频时选择与第二随机存取存储器中的存储数据相加，然后再将相加结果送给第二随机存取存储器存储；第三浮点型加法器用于将第一浮点型加法器输出结果与第三随机存取存储器或者第四随机存取存储器中的存储数据相加；其中，上扫频时选择与第三随机存取存储器中的存储数据相加，然后再将相加结果送给第三随机存取存储器存储；下扫频时选择与第四随机存取存储器中的存储数据相加，然后再将相加结果送给第四随机存取存储器存储；第五随机存取存储器用于存储第一随机存取存储器的累加结果；第六随机存取存储器用于存储第二随机存取存储器的累加结果；第七随机存取存储器用于存储第三随机存取存储器的累加结果；第八随机存取存储器用于存储第四随机存取存储器的累加结果。