[发明专利]锁存电路及包括锁存电路的半导体器件有效
| 申请号： | 201410753481.3 | 申请日： | 2014-12-10 |
| 公开（公告）号： | CN105280241B | 公开（公告）日： | 2021-02-19 |
| 发明（设计）人： | 池性洙 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C29/44 | 分类号： | G11C29/44;G11C11/412 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;许伟群 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种锁存电路包括：第一储存节点至第N储存节点，其中N为等于或大于四的偶数；以及第一对晶体管至第N对晶体管，其中的每个包括通过第一储存节点至第N储存节点中对应的一个彼此串联耦接的PMOS晶体管和NMOS晶体管。PMOS晶体管在该PMOS晶体管的栅极耦接至储存节点中的包括在所述对晶体管的前一个内的存储节点。所述NMOS晶体管在该NMOS晶体管的栅极耦接至储存节点中的包括在所述对晶体管的下一个内的储存节点。第一对晶体管至第N对晶体管的PMOS晶体管形成于第一有源区内。第一对晶体管至第N对晶体管的NMOS晶体管形成于与第一有源区分隔开的第二有源区内。 | ||
| 搜索关键词： | 电路 包括 半导体器件 | ||
【主权项】：
一种锁存电路，包括：第一储存节点至第N储存节点，其中N为等于或大于四的偶数；以及第一对晶体管至第N对晶体管，其中的每个包括通过所述第一储存节点至所述第N储存节点之中对应的一个彼此串联耦接的PMOS晶体管和NMOS晶体管，其中，所述PMOS晶体管在所述PMOS晶体管的栅极耦接至储存节点中的包括在所述对晶体管的前一个内的存储节点，其中，所述NMOS晶体管在所述NMOS晶体管的栅极耦接至储存节点之中的包括在所述对晶体管的下一个内的储存节点，其中，所述第一对晶体管至第N对晶体管的PMOS晶体管形成在第一有源区内，以及其中，所述第一对晶体管至第N对晶体管的NMOS晶体管形成在与所述第一有源区分隔开的第二有源区内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410753481.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种电力通信电缆
- 下一篇：具有熔丝阵列的半导体器件及其操作方法
