[发明专利]一种模拟量输入合并单元相位准确度的检验装置

摘要

本发明公开了一种模拟量输入合并单元相位准确度的检验装置，其主要由CPU、现场可编程门阵列FPGA、以太网MAC、以太网PHY、以太网光纤接收器、通用光纤接收器、D/A转换器、温补晶振、低通滤波器、A/D转换器、精密互感器以及本地总线组成。所述CPU、FPGA、A/D转换器、D/A转换器通过所述本地总线互联，CPU通过所述本地总线对FPGA、A/D转换器、D/A转换器的数据进行存取。本发明外部时钟单元输出光IRIG-B码对时信号至检验装置、待测合并单元和交流模拟信号源，使检验装置、待测合并单元同步，同时保证交流模拟信号源的频率准确，从而实现相位准确度检验。

主权项

一种模拟量输入合并单元相位准确度的检验装置，其特征在于，包括：恒温晶振；D/A转换器，用于完成数字量到模拟量的转换；A/D转换器，用于完成模拟量到数字量的转换；现场可编程门阵列FPGA，为所述A/D转换器提供采样脉冲；低通滤波器，用于实现抗混叠滤波，并输出经滤波之后的二次电压至连接所述A/D转换器，以太网MAC，用于实现以太网帧的组装；以太网PHY，用于实现信号电平的转换和串行/并行转换，转换之后的信号输出至连接所述以太网MAC和所述现场可编程门阵列FPGA；以太网光纤接收器，用于接收待测合并单元以光信号传输的以太网帧，并将以光信号传输的以太网帧转换成电信号，并输出至连接所述以太网PHY；通用光纤接收器，用于接收外部时钟单元以光信号传输的IRIG‑B码，并将以光信号传输的IRIG‑B码信号转换成电信号，并输出至所述现场可编程门阵列FPGA；所述外部时钟单元的输出端还连接待测合并单元，所述待测合并单元接收外部时钟单元以光信号传输的IRIG‑B码，确保与通用光纤接收器保持同步；精密互感器，用于接收与所述待测合并单元接入同一个的模拟量电压或电流信号，实现一次电压、电流到二次电压的转换，并输出二次电压至连述所述低通滤波器；CPU处理器，用于从所述以太网MAC中获取合并单元的采样值，从所述D/A转换器中获取的采样值，从所述现场可编程门阵列FPGA的有效位脉冲中获取采样值报文的发送时刻，计算合并单元的相位误差，并与行业标准的要求进行比较，实现拟量输入合并单元相位准确度的检验；所述CPU处理器、现场可编程门阵列FPGA、A/D转换器、D/A转换器通过所述本地总线互联，所述CPU处理器通过所述本地总线对所述FPGA、A/D转换器、D/A转换器的数据进行存取，所述D/A转换器输出电压信号至所述恒温晶振，所述恒温晶振输出时钟信号至所述现场可编程门阵列FPGA。