[发明专利]逻辑电平生成电路及生成方法在审
| 申请号： | 201410784592.0 | 申请日： | 2014-12-16 |
| 公开（公告）号： | CN105790735A | 公开（公告）日： | 2016-07-20 |
| 发明（设计）人： | 梁振鸿;邹琦 | 申请（专利权）人： | 施耐德电气工业公司 |
| 主分类号： | H03K5/13 | 分类号： | H03K5/13 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 法国马*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的实施方式提供了一种逻辑电平生成电路及生成方法，该逻辑电平生成电路包括：电流输出型半导体放大器件；输入单元，被耦合至所述电流输出型半导体放大器件，并且被配置用于接收输入电压；输出单元，被耦合至所述电流输出型半导体放大器件，并且被配置用于输出逻辑电平；以及调节单元，被耦合至所述输入单元或所述输出单元，并且被配置用于根据选择信号来调节所述输入单元或所述输出单元，以改变所述电流输出型半导体放大器件的静态工作点。 | ||
| 搜索关键词： | 逻辑 电平 生成 电路 方法 | ||
【主权项】：
一种逻辑电平生成电路，包括：电流输出型半导体放大器件；输入单元，被耦合至所述电流输出型半导体放大器件，并且被配置用于接收输入电压；输出单元，被耦合至所述电流输出型半导体放大器件，并且被配置用于输出逻辑电平；以及调节单元，被耦合至所述输入单元或所述输出单元，并且被配置用于根据选择信号来调节所述输入单元或所述输出单元，以改变所述电流输出型半导体放大器件的静态工作点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于施耐德电气工业公司，未经施耐德电气工业公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410784592.0/，转载请声明来源钻瓜专利网。
