[发明专利]具有经优化源极侧阻挡能力的高电压横向DMOS晶体管

摘要

本申请案涉及具有经优化源极侧阻挡能力的高电压横向DMOS晶体管。一种集成电路及方法具有延伸漏极MOS晶体管，所述延伸漏极MOS晶体管具有掩埋漂移区、漏极扩散链、沟道扩散链及将源极电隔离的隔离链，其中所述隔离扩散链是通过穿过经分段区域进行植入以将掺杂稀释到小于所述漏极扩散链中的掺杂的三分之二而形成。

主权项

1.一种形成集成电路的方法，其包括：接收具有第一导电性类型的衬底的半导体晶片、在所述衬底中的第二导电性类型的掩埋漂移区，以及在所述掩埋漂移区上的所述第一导电性类型的外延层，其中所述第二导电性类型与所述第一导电性类型相反；将链离子植入掩模施加于所述外延层上，所述链离子植入掩模界定在所述掩埋漂移区的漏极部分上方的漏极开口区域，在所述掩埋漂移区的沟道部分上方且与所述漏极开口区域间隔开的沟道开口区域；穿过所述漏极开口区域和所述沟道开口区域将掺杂剂植入到所述外延层上，以在所述半导体晶片的顶部表面处形成漏极链植入区和与所述漏极链植入区间隔开的沟道链植入区；以及使所述漏极链植入区中的所述掺杂剂扩散以形成漏极扩散链，所述漏极扩散链延伸到所述掩埋漂移区的所述漏极部分；以及使所述沟道链植入区中的所述掺杂剂扩散以形成沟道扩散链，所述沟道扩散链延伸到所述掩埋漂移区的所述沟道部分，所述沟道扩散链与所述漏极扩散链间隔开，其中所述顶部表面包括邻接栅极电介质层的区段。