[发明专利]集成电路及其形成方法有效

专利信息
申请号: 201410804457.8 申请日: 2014-12-19
公开(公告)号: CN104733455B 公开(公告)日: 2019-06-21
发明(设计)人: 赛特拉曼·西达尔 申请(专利权)人: 德州仪器公司
主分类号: H01L27/02 分类号: H01L27/02;H01L21/77
代理公司: 北京律盟知识产权代理有限责任公司 11287 代理人: 路勇
地址: 美国德*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请案涉及用以将LDMOS漏极延伸部与槽沟对准的方案。一种集成电路(200)含有延伸漏极MOS晶体管,其中扩散漏极(236)在所述漏极中的场氧化物元件(254)下方的深度比在栅极(260)下方的漂移区(248)中深。一种形成含有延伸漏极MOS晶体管的集成电路(200)的过程,其包含:蚀刻场氧化物硬掩模层以界定漏极场氧化物沟槽区域,穿过所述漏极场氧化物沟槽区域植入漏极掺杂剂,执行热漏极驱动及随后形成所述漏极场氧化物元件。一种形成含有延伸漏极MOS晶体管的集成电路的过程,其包含:蚀刻场氧化物硬掩模层以界定漏极场氧化物沟槽区域,在使用场氧化物光致抗蚀剂图案掩蔽漏极植入物的同时穿过所述漏极场氧化物沟槽区域植入漏极掺杂剂,执行热漏极驱动及随后形成所述漏极场氧化物元件。
搜索关键词: 用以 ldmos 延伸 对准 方案
【主权项】:
1.一种含有延伸漏极金属氧化物半导体MOS晶体管的集成电路,其包括:漏极场氧化物元件,其在所述延伸漏极MOS晶体管的扩散漏极区中,使得所述扩散漏极区在所述漏极场氧化物元件下面从漏极接触区延伸,且连接到在所述延伸漏极MOS晶体管的栅极下方的漂移区;且所述扩散漏极区在所述漏极场氧化物元件下方从所述集成电路的衬底的顶部表面起的平均深度比所述扩散漏极区在所述漂移区及所述漏极接触区中的平均深度深至少50纳米。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德州仪器公司,未经德州仪器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410804457.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top