[发明专利]一种脉宽自适应的可配置存储器IP结构

摘要

一种脉宽自适应的可配置存储器IP结构，包括存储阵列(10)、灵敏放大及读写电路SA&WR(11)、行译码电路(12)、列译码&MUX&预充电路(14)、优化配置电路(20)、脉冲配置模块(22)、驱动(24)、1个伪单元行(25)、n个伪单元列(26)、带预置功能灵敏放大SA(27)。本发明脉宽自适应的可配置存储器IP结构在上电时，通过存储器IP结构内置的优化配置电路(20)产生一次不同脉冲宽度的内部读操作，并对读回数据查表分析，最终确定适合器件工作环境的存储器IP结构的优化后脉冲宽度，本发明以一定的芯片面积代价优化了存储器读取时序，进而优化了存储器IP结构的读取速度及动态功耗。

主权项

一种脉宽自适应的可配置存储器IP结构，其特征在于包括存储阵列(10)、灵敏放大及读写电路SA&WR(11)、行译码电路(12)、列译码&MUX&预充电路(14)、优化配置电路(20)、脉冲配置模块(22)、1个伪单元行(25)、n个伪单元列(26)、灵敏放大SA模块(27)，其中优化配置电路(20)，包括上电读配置产生单元(403)、读回数据比对单元(401)和脉冲选择配置单元(402)；上电读配置产生单元(403)在上电时产生上电读选通信号送至1个伪单元行(25)中的n个预置单元(510)，产生上电触发脉冲信号送至脉冲选择配置单元(402)；读回数据比对单元(401)接收灵敏放大SA模块(27)发送的n位读数据，并与内置的查表脉冲配置表进行比对，确定正常读写所需的最优脉冲宽度，并将最优脉冲宽度对应的预校准脉冲信号的序号送至脉冲选择配置单元(402)；所述查表脉冲配置表为n×n的二维数据表，包括n种n位读数据的有效组合，行表示n位读数据与其对应的n路预校准脉冲信号的序号，列表示n种n位读数据某一位的值，n位读数据预置为0/1序列，其中内置数据中1代表本路预校准脉冲信号第i位的脉宽适合当前工作环境中存储IP，可完成IP的正确读写操作，0为本路预校准脉冲信号的第i位的脉宽不适合当前工作环境中存储IP，不能完成IP的正确读写操作，i＝1，2，3，，，n；脉冲选择配置单元(402)在接收到上电读配置产生单元(403)发送的上电触发脉冲信号后，受脉冲沿触发生成上电读配置信号，并将上电读配置信号送至脉冲配置模块(22)中的n个不同脉冲宽度单元；接收读回数据比对单元(401)发送的最优脉冲宽度对应的预校准脉冲信号的序号后作为正常读配置信号，并送至脉冲配置模块(22)中的脉冲宽度选择单元(213)；脉冲配置模块(22)，包括n个不同脉冲宽度单元、脉冲宽度选择单元(213)；n个不同脉冲宽度单元，接收脉冲选择配置单元(402)发送的上电读配置信号后产生n路预校准脉冲信号送至灵敏放大SA模块(27)与脉冲宽度选择单元(213)；所述n路预校准脉冲信号的脉冲宽度分别为T、T+⊿t…T+(n‑1)×⊿t；脉冲宽度选择单元(213)，接收n个不同脉冲宽度单元发送的n路预校准脉冲信号，然后接收脉冲选择配置单元(402)发送的正常读配置信号从n路预校准脉冲信号中选择脉宽最优的脉冲信号作为正常工作脉冲脉宽，并送至行译码电路(12)、列译码&MUX&预充电路(14)及灵敏放大及读写电路SA&WR(11)；行译码电路(12)，接收脉冲宽度选择单元(213)发送的正常工作脉冲脉宽后，产生一路行选通信号并送至存储阵列(10)；存储阵列(10)，包括n行、m列个存储单元，接收行译码电路(12)发送的一路行选通信号后选通该行存储单元，当读操作时，该行存储单元对所连接的位线对进行放电，使位线对产生灵敏放大及读写电路SA&WR(11)可识别的电压差；接收列译码&MUX&预充电路(14)发送的多路列选通信号，使对应列位线对电压传递给灵敏放大及读写电路SA&WR(11)；列译码&MUX&预充电路(14)，接收脉冲宽度选择单元(213)发送的正常工作脉冲脉宽后，根据MUX结构产生多路列选通信号并送至控制存储阵列(10)；灵敏放大及读写电路SA&WR(11)，接收脉冲宽度选择单元(213)发送的正常工作脉冲脉宽后，产生灵敏放大器SA的开启脉冲，接收存储阵列(10)发送的位线对电压差并进行放大得到输出数据，将输出数据输出；接收输入数据，并接收存储阵列(10)发送的位线对电压，将数据写入存储阵列(10)；1个伪单元行(25)，包括n个预置单元(510)、m个存储单元(520)；n个预置单元(510)中接收上电读配置产生单元(403)发送的上电读选通信号后开启单元，并通过单元内置的存储值对相连位线对进行放电，从而生成n个位线对电压差，并分别送至n个伪单元列(26)，其中，n个预置单元(510)中第i个预置单元与n个伪单元列(26)中第i个伪单元列相连，i＝1，2，3，，，n；所述预置单元为内部存储值预置为1的存储单元；n个伪单元列(26)，每个伪单元列均包括n个存储单元(520)，第i个伪单元列接收第i个预置单元(510)发送的位线对电压差后送至灵敏放大SA模块(27)中第i个灵敏放大器SA(620)；灵敏放大SA模块(27)，包括n个灵敏放大器SA(620)，第i个灵敏放大器SA(620)，接收n个不同脉冲宽度单元中第i个不同脉冲宽度单元发送的第i路预校准脉冲信号并在第i路预校准脉冲信号期间选通，接收n个伪单元列(26)中第i个伪单元列发送的位线对电压差并对位线对电压差进行放大，如果放大后的第i个伪单元列发送的位线对电压差小于灵敏放大SA模块(27)中内置的正常可读取数据脉宽阈值，则第i位读数据为0，反之则为1，得到n位读数据后送至优化配置电路(20)中的读回数据比对单元(401)。