[发明专利]集成电路以及利用其测试半导体器件的方法有效
| 申请号： | 201410838512.5 | 申请日： | 2014-12-29 |
| 公开（公告）号： | CN104979015B | 公开（公告）日： | 2020-10-13 |
| 发明（设计）人： | 郑宇植;李瑗善;权五翰;金仁泰 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C29/00 | 分类号： | G11C29/00 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;周晓雨 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路包括：第一失败信息储存单元至第三失败信息储存单元；输入选择单元，其适于将每当对待测器件(DUT)执行多个测试中的每个时产生的多条失败信息交替地储存在第一失败信息储存单元和第二失败信息储存单元中；以及储存选择单元，其适于将来自未被输入选择单元选中的第一失败信息储存单元或第二失败信息储存单元的多条失败信息迁移至第三失败信息储存单元，同时在迁移中排除重叠失败信息。 | ||
| 搜索关键词： | 集成电路 以及 利用 测试 半导体器件 方法 | ||
【主权项】：
一种集成电路，包括：第一失败信息储存单元至第三失败信息储存单元；输入选择单元，其适于：将每当对待测器件执行多个测试中的每个时产生的多条失败信息交替地储存在所述第一失败信息储存单元和所述第二失败信息储存单元中；以及储存选择单元，其适于：将来自未被所述输入选择单元选中的所述第一失败信息储存单元或所述第二失败信息储存单元的所述多条失败信息迁移至所述第三失败信息储存单元，同时在迁移中排除重叠失败信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410838512.5/，转载请声明来源钻瓜专利网。
