[发明专利]一种支持采用硬件加密算法的高速存储控制SOC芯片在审

专利信息
申请号: 201410854530.2 申请日: 2014-12-31
公开(公告)号: CN105809068A 公开(公告)日: 2016-07-27
发明(设计)人: 李云岗;胡兵;潘红升;于哲 申请(专利权)人: 北京华虹集成电路设计有限责任公司
主分类号: G06F21/78 分类号: G06F21/78;G06F21/31
代理公司: 北京汇思诚业知识产权代理有限公司 11444 代理人: 王刚;龚敏
地址: 100080 北京市海淀区中关*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明所述的一种支持采用硬件加密算法的高速存储控制SOC芯片包括自主指令系统处理器、PKI硬件模块SM2/SM3、数据加密模块AES/SM1、USB2/USB 3控制器、SATA2/SATA 3硬盘控制器、7816接口,并且通过采用硬件加密算法和多种存储接口可以实现身份认证和对不同存储介质的信息加解密,提供一种安全控制芯片的功能及架构。本发明所述的安全存储控制管理的芯片,采用多种多级别安全机制,有效保护存储数据的安全,采用多级流水的方式,高效的实现数据的有效传输。同时,开发推广集成高性能国产算法的带身份认证的加解密器件,并使之产业化,带来巨大的社会效益和经济效益。
搜索关键词: 一种 支持 采用 硬件 加密算法 高速 存储 控制 soc 芯片
【主权项】:
一种支持采用硬件加密算法的高速存储控制SOC芯片,其特征在于,所述高速存储控制SOC芯片包括自主指令系统处理器、PKI硬件模块SM2/SM3、数据加密模块AES/SM1、USB2/USB 3控制器、SATA2/SATA 3硬盘控制器、7816接口,其中,所述自主指令系统处理器负责所述芯片的资源调度和数据流的控制管理;所述PKI硬件模块SM2/SM3负责身份认证和公钥加密功能;所述数据加密模块AES/SM1负责数据包的加解密功能;所述USB2/USB 3控制器包括USB DEVICE接口和USB HOST接口;所述SATA2/SATA 3硬盘控制器包括SATA DEVICE接口和SATA HOST接口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华虹集成电路设计有限责任公司,未经北京华虹集成电路设计有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410854530.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top