[发明专利]基带芯片、基带芯片系统、及进行LTE性能扩展的方法

摘要

本发明实施例公开了基带芯片、基带芯片系统、及进行LTE性能扩展的方法，基带芯片包括：高速数据交互接口，同步接口，以及基带处理器；所述同步接口用于收发时钟同步信号；所述高速数据交互接口用于进行数据交换；所述基带处理器用于基于所述同步接口接收的同步信号对所述高速数据交互接口与其他基带芯片进行数据交换的过程以及基带信号处理过程进行时间同步控制，能在终端基带芯片设计中，通过特殊设计，在几乎不增加芯片成本的前堤下实现终端性能的扩展。

主权项

1.一种基带芯片系统，其特征在于，包括两块基带芯片，以及第一射频集成电路和第二射频集成电路；所述第一射频集成电路与所述两块基带芯片中的第一基带芯片连接，所述第二射频集成电路与所述两块基带芯片中的第二基带芯片连接；所述第一基带芯片的同步接口与所述第二基带芯片的同步接口连接；所述第一基带芯片的高速数据交互接口与所述第二基带芯片的高速数据交互接口连接；所述第一基带芯片和所述第二基带芯片均与射频前端连接；其中，所述基带芯片包括：高速数据交互接口，同步接口，以及基带处理器；所述同步接口用于收发时钟同步信号；所述高速数据交互接口用于进行数据交换；所述基带处理器用于基于所述同步接口接收的同步信号对所述高速数据交互接口与其他基带芯片进行数据交换的过程以及基带信号处理过程进行时间同步控制；其中，所述第一基带芯片和第二基带芯片还包括数字信号处理器DSP，所述第一基带芯片和第二基带芯片的同步接口包括时间序列器、绝对计数器、以及寄存器；所述第一基带芯片的高速数据交互接口设置为主模式，所述第二基带芯片的高速数据交互接口设置为从模式时：所述第一基带芯片的DSP用于向所述第二基带芯片的DSP输出中断信号，并向所述第一基带芯片的时间序列器发送中断信号；所述第一基带芯片的时间序列器用于向所述第二基带芯片的绝对计数器发送触发信号，并同时向所述第二基带芯片的DSP发送中断信号；所述第二基带芯片的绝对计数器用于在接收到所述触发信号时，将所述第二基带芯片的绝对时间值发送到所述第二基带芯片的寄存器中；所述第二基带芯片的寄存器用于将所述绝对时间值锁存起来，并将所述绝对时间值发送到所述第二基带芯片的DSP，以使所述第一基带芯片与所述第二基带芯片进行时间同步。