[实用新型]基于浮栅技术的动态异或门设计

摘要

本实用新型公开了一种基于浮栅技术的动态异或门设计，包括互补与运算输出电路和互补异或运算输出电路；所述互补与运算输出电路产生互补的输出信号x·y和所述互补异或运算输出电路产生互补的输出信号和同时信号作为所述互补异或运算输出电路的一个输入信号。本实用新型的有益效果是：电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性，极大的减少了电路中普通MOS管和互联线的运用，简化了电路结构，减小了功耗；通过逻辑化简，运用与运算输出作为一个控制端来控制互补异或运算输出电路，增加了整个电路的关联度，简化了电路。同时动态技术的运用，进一步灵活的控制了电路的工作过程和状态，降低了电路功耗。

主权项

1.一种基于浮栅技术的动态异或门设计，其特征在于：包括互补与运算输出电路和互补异或运算输出电路；所述互补与运算输出电路产生互补的输出信号x·y和所述互补异或运算输出电路产生互补的输出信号和同时信号作为所述互补异或运算输出电路的一个输入信号；所述互补与运算输出电路包含：时钟动态控制电路，包括pMOS管m3和m7，nMOS管m6和m4；两个稳压箝位电路，包括pMOS管m2和普通反相器INV1，pMOS管m8和普通反相器INV2；输入控制电路，包括三输入浮栅nMOS管m1和普通nMOS管m5；所述互补异或运算输出电路包含：时钟动态控制电路，包括pMOS管m11和m15，nMOS管m12和m14；两个稳压箝位电路，包括pMOS管m10和普通反相器INV3，pMOS管m16和普通反相器INV4；输入控制电路，包括四输入浮栅nMOS管m9和普通nMOS管m13；所述pMOS管m3、m7、m2、m8、m11、m15、m10和m16的源级接工作电压VDD，所述nMOS管m4和m12的源级接地；所述时钟动态控制端，包括pMOS管m3和m7，nMOS管m6和m4及pMOS管m11和m15，nMOS管m12和m14的栅极接时钟信号clk；所述三输入nMOS管m1的三个输入分别接x、y、GND；所述普通反相器INV1和INV2的输出分别接与运算输出信号x·y和所述四输入nMOS管m9的四个输入分别接x、y、和GND，其中的权重是其余三个输入权重的2倍；所述普通反相器INV3和INV4的输出分别接异或运算输出信号和所述稳压箝位电路中pMOS管m2、m8、m10、m16的栅极分别接输出信号x·y和和x⊕y‾.]]>