[实用新型]基于FPGA的等精度频率测试系统有效
| 申请号： | 201420110072.7 | 申请日： | 2014-03-12 |
| 公开（公告）号： | CN203929885U | 公开（公告）日： | 2014-11-05 |
| 发明（设计）人： | 张海涛;张亮亮;叶宇程;李晓强 | 申请（专利权）人： | 河南科技大学 |
| 主分类号： | G01R23/10 | 分类号： | G01R23/10 |
| 代理公司： | 洛阳公信知识产权事务所(普通合伙) 41120 | 代理人： | 罗民健 |
| 地址： | 471000 河*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于FPGA的等精度频率测试系统，该系统通过对外部标准时钟信号进行分频，得到预置闸门信号后，进一步得到实际闸门信号；对外部待测信号和标准时钟信号的上升沿进行计数，以便得到在实际闸门信号内外部待测信号和标准时钟信号的周期数；根据得到的周期数以及标准时钟信号的频率，计算得到被测信号的频率，最后将被测信号的频率送至数码管显示。该系统不仅可以获得很高的频率测量精度，而且可以使频率的测量精度基本相等。 | ||
| 搜索关键词： | 基于 fpga 精度 频率 测试 系统 | ||
【主权项】：
一种基于FPGA的等精度频率测试系统，包括计数器Ⅰ、计数器Ⅱ和测频计算模块，其特征在于：还包括基于FPGA的分频模块Ⅰ、分频模块Ⅱ、D触发器、锁存器Ⅰ和锁存器Ⅱ；分频模块Ⅰ和分频模块Ⅱ的输入端均与标准时钟信号连接，分频模块Ⅰ输出的预置闸门信号和分频模块Ⅱ输出的二倍频的预置闸门信号分别经非门后连接二输入与门的输入端；所述预置闸门信号与D触发器的数据输入端连接，待测信号连接D触发器的时钟输入端，D触发器的输出端同时与计数器Ⅰ和计数器Ⅱ的使能端连接，计数器Ⅰ和计数器Ⅱ的清零端均和与门的输出端连接，计数器Ⅰ的时钟端与标准时钟信号连接，计数器Ⅱ的时钟端与待测信号连接；计数器Ⅰ和计数器Ⅱ的输出端分别连接锁存器Ⅰ和锁存器Ⅱ，锁存器Ⅰ和锁存器Ⅱ的输出端与测频计算模块相连，测频计算模块将计算出的频率输出至数码管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于河南科技大学，未经河南科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420110072.7/，转载请声明来源钻瓜专利网。
