[实用新型]一种跨时钟域的异步FIFO控制逻辑电路

摘要

本实用新型公开了一种跨时钟域的异步FIFO控制逻辑电路，包括读写接口控制电路、异步FIFO芯片和输出接口芯片54HC245，读写接口控制电路包括电阻R5、电阻R6、电容C33和电容C37。读写接口控制电路实现对异步信号的读写进行控制，使之适应异步FIFO芯片的工作条件，异步FIFO芯片实现克服亚稳态干扰，输出接口芯片对FIFO芯片的输出信号进行增强驱动能力，降低内部噪声干扰。该电路结构简单，适应性强、成本低廉，可靠性高，功耗低，克服了亚稳态现象，实现了跨时钟域参数的传输，比传统异步电路速度更快，误码率更低。

主权项

一种跨时钟域的异步FIFO控制逻辑电路，其特征在于：包括异步FIFO芯片、输出接口芯片54HC245和读写接口控制电路；其中读写接口控制电路包括电阻R5、电阻R6、电容C33和电容C37；异步FIFO芯片为IDT7205；电容C33连接在IDT7205的W引脚和地之间，电阻R5一端连接在IDT7205的W引脚上，另一端连接外部写使能信号；电容C37连接在IDT7205的R引脚和地之间，电阻R6一端连接在IDT7205的R引脚上，另一端连接外部读使能信号；时钟域1输入的8位数据的第0位～第7位依次连接在IDT7205的D0～D7引脚上，IDT7205的VCC引脚和FL/RT引脚分别与外部供电电源VCC连接，IDT7205的D8引脚、XI引脚和GND引脚接地；IDT7205的EF引脚接外部总线；IDT7205的NC引脚、XO/HF引脚、Q8引脚、FF引脚悬空，IDT7205的RS引脚外接复位信号；IDT7205的Q0～Q7引脚依次与输出接口芯片54HC245的A0～A7引脚连接，输出接口芯片54HC245的DIR引脚与外部供电电源VCC连接，54HC245的E引脚外接使能信号，时钟域2的输出数据通过输出接口芯片54HC245的B0～B7引脚向外输出。