[实用新型]小数分频频率综合器的时钟加抖电路

摘要

一种小数分频频率综合器的时钟加抖电路，其特征是它包括简明的射频接收机，简明的射频接收机主要由小数分频频率综合器(14)、低噪声放大器(15)、混频器(16)、带通滤波器(17)、可变增益放大器(18)、模数转换器(19)和位于前端的天线(20)组成。本实用新型的新型小数分频频率综合器的时钟加抖电路通过对吞咽计数器的输出时钟加入随机抖动，消除小数分频频率综合器输出时钟频谱上的小数杂散。从而最优化小数分频频率综合器的输出时钟相噪。

主权项

一种小数分频频率综合器的时钟加抖电路，其特征是它包括简明的射频接收机，简明的射频接收机主要由小数分频频率综合器（14）、低噪声放大器（15）、混频器（16）、带通滤波器（17）、可变增益放大器（18）、模数转换器（19）和位于前端的天线（20）组成；所述小数分频频率综合器（14）主要由晶振（1）、鉴频鉴相器（2）、电荷泵（3）、环路滤波器（4）、压控振荡器（5）、双模预分频器（6）、吞咽计数器（7）、三角积分调制器（8）、时钟加抖器（9）、多路选通器（10）、除四分频器（11）和自动频率校准器（12）组成，射频信号由天线（20）接收，经低噪声放大器（15）放大，与小数分频频率综合器（14）产生的本地载波在混频器（16）进行混频，产生的中频信号经过带通滤波器（17）滤除带外噪声，再由可变增益放大器（18）放大到适宜功率，模数转换器（19）便可将模拟的中频信号转换为数字的中频信号送到基带作进一步处理；双模预分频器（6）和吞咽计数器（7）在三角积分调制器（8）的控制下将压控振荡器（5）的高频输出时钟分频至低频的反馈时钟，鉴频鉴相器（2）将其与晶振（1）产生的参考时钟进行比较，用相位与频率差来控制电荷泵（3）向环路滤波器（4）注入或抽取相应的电流，环路滤波器的输出电压控制着压控振荡器（5）的输出时钟频率。