[实用新型]一种DFTI总线编解码电路

摘要

本实用新型涉及一种DFTI总线信号的编解码电路。本实用新型DFTI总线信号编解码电路在可编程逻辑器件上实现DFTI通讯。采用“MAX488+可编程逻辑器件”的芯片组合实现DFTI总线信号的接收解码和发送编码。通过硬件描述语言实现单通道的收发功能，然后在可编程逻辑器件上进行多通道例化来实现多通道DFTI通讯能力。本实用新型DFTI总线通讯协议电路不仅实现了DFTI总线信号与并行数字信号的转换，且无需使用专门的协议芯片，便于多通道集成，能够有效节约印制板面积。

主权项

一种DFTI总线信号编解码电路，基于相连的接收、发送驱动芯片MAX488和可编程逻辑器件，其特征在于，所述可编程逻辑器件芯片内集成有编码器[2]、控制寄存器[3]、并串转换器[4]、数据发送缓冲区[5]、解码器[7]、串并转换器[8]、数据接收缓冲区[9]，其中，发送电路经驱动器[1]与编码器[2]相连，编码器[2]与并串转换器[4]以及数据发送缓冲区[5]顺次相接，同时，所述编码器[2]、并串转换器[4]以及数据发送缓冲区[5]均与控制寄存器[3]相连，所述接收电路经驱动器[1]与可编程逻辑器件内的解码器[7]相连，解码器[7]与串并转换器[8]以及数据接收缓冲区[9]顺次相接，所述解码器[7]、串并转换器[8]以及数据缓冲区[5]均与控制寄存器[3]相连，控制寄存器[3]、数据发送缓冲区[5]和数据接收缓冲区[9]均连接于数据总线[10]后与控制器[6]相接，所述的驱动器[1]实现DFTI总线信号与TTL电平之间的转换，所述的串行数据解码器[7]将差分的DFTI数据转化成串行数据流，所述的串行数据编码器[2]将要发送的串行数据按照DFTI格式进行编码发送，并串数据转换器[4]和串并数据转换器[8]分别将并行发送数据转化成串行数据流，以及将接收到的串行数据转换成并行数据，所述的数据接收缓冲区[9]和数据发送缓冲区[5]将数据打包存放；数据总线[10]的数据存放到数据发送缓冲区[5]中，并串转换器[4]的并串转换后再经编码器[2]的位编码，然后传输至MAX488，其间根据读取数据长度寄存器[3]对数据进行地址计数，所述MAX488发出的信号由解码器[7]进行位解码后由串并转换器[8]进行串并转换，一路进行超时处理，另一路由校验模块进行奇偶校验。