[实用新型]一种用于高速DRAM中的电平转换器

摘要

本实用新型涉及一种用于高速DRAM中的电平转换器，利用两个相同的电平转换器以及反相器inv21。解决了现有的用于DRAM中的电平转换器上升延时与下降延时差别很大，制约DRAM速度的技术问题，本实用新型能够使信号out的上升沿延时和下降沿延时完全匹配。

主权项

一种用于高速DRAM中的电平转换器，包括第一电平转换单元，所述第一电平转换单元包括p型MOS管p10、p型MOS管p11、n型MOS管n10、n型MOS管n11、反相器inv10、反相器inv11以及反相器inv12，输入信号ls_in输入至n型MOS管n10的栅端，输入信号ls_in经过反相器inv10输出反相输入信号ls_in_n，反相输入信号ls_in_n输入至n型MOS管n11的栅端，n型MOS管n10的漏端与n型MOS管n11的漏端均接地，n型MOS管n10的源端、p型MOS管p10的漏端、p型MOS管p11的栅端连接，p型MOS管p10的源端和p型MOS管p11的源端均接电源，p型MOS管p11的漏端、p型MOS管p10的栅端以及n型MOS管n11的源端均连接于A点，反相器inv11和反相器inv12依次连接，A点与反相器inv11的输入端连接，反相器inv12的输出端输出输出信号out_1；其特征在于：还包括第二电平转换单元以及反相器inv21，包括p型MOS管p20、p型MOS管p21、n型MOS管n20、n型MOS管n21以及反相器inv20，反相输入信号ls_in_n输入至n型MOS管n20的栅端，反相输入信号ls_in_n经过反相器inv20输出反相输入信号ls_in_d，反相输入信号ls_in_d输入至n型MOS管n21的栅端，n型MOS管n20的漏端与n型MOS管n21的漏端均接地，n型MOS管n20的源端、p型MOS管p20的漏端、p型MOS管p21的栅端连接，p型MOS管p20的源端和p型MOS管p21的源端均接电源，p型MOS管p21的漏端、p型MOS管p20的栅端以及n型MOS管n21的源端均连接于A＇点，A′点与反相器inv21的输入端连接，反相器inv22的输出端输出输出信号out_2，输出信号out_1与输出信号out_2汇合后形成输出信号out。