[实用新型]一种串化-解串电路有效
| 申请号： | 201420851213.0 | 申请日： | 2014-12-26 |
| 公开（公告）号： | CN204465514U | 公开（公告）日： | 2015-07-08 |
| 发明（设计）人： | 杜兴伟;田宝江;王敬军;郭新杰;周晓柯;朱雪红;王亚杰;杨晓丽;周京 | 申请（专利权）人： | 国家电网公司;国网河南省电力公司;许昌继元电力科技有限公司 |
| 主分类号： | H03M9/00 | 分类号： | H03M9/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 罗满 |
| 地址： | 100031 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供了一种串化-解串电路，包括：发送端和接收端；所述发送端的输出端通过高速串行通道与所述接收端的输入端相连接；所述发送端包括并串行转换器和第一时钟信号发生器；所述接收端包括串并行转换器、数据缓冲电路和第二时钟信号发生器，所述串并行转换器的输出端与所述数据缓冲电路的输入端相连接；所述串并行数据转换器包括时钟和数据恢复电路，能够降低传输过程中数据的误码率。 | ||
| 搜索关键词： | 一种 电路 | ||
【主权项】：
一种串化‑解串电路，其特征在于，包括：发送端和接收端；所述发送端的输出端通过高速串行通道与所述接收端的输入端相连接；所述发送端包括并串行转换器和第一时钟信号发生器；所述接收端包括串并行转换器、数据缓冲电路和第二时钟信号发生器，所述串并行转换器的输出端与所述数据缓冲电路的输入端相连接；所述串并行数据转换器包括时钟和数据恢复电路和串行数据电路，所述时钟和数据恢复电路的输出端与所述串行数据电路的输入端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国家电网公司;国网河南省电力公司;许昌继元电力科技有限公司，未经国家电网公司;国网河南省电力公司;许昌继元电力科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420851213.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种窄带载波通讯装置
- 下一篇：一种定时电路
