[实用新型]一种基于PLI或VPI的仿真硬件加速器的SOC芯片有效
| 申请号： | 201420864742.4 | 申请日： | 2014-12-31 |
| 公开（公告）号： | CN204423358U | 公开（公告）日： | 2015-06-24 |
| 发明（设计）人： | 杨利民 | 申请（专利权）人： | 天津益华微电子有限公司 |
| 主分类号： | G06F11/26 | 分类号： | G06F11/26 |
| 代理公司： | 天津滨海科纬知识产权代理有限公司 12211 | 代理人： | 李震勇 |
| 地址： | 300457 天津市滨海新*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种基于PLI或VPI的仿真硬件加速器的SOC芯片，SOC芯片源于高性能细粒度并行逻辑处理架构，基于深亚微米集成电路工艺的超大规模专用仿真加速处理器芯片，该SOC芯片是位于服务器的PCIE扩展槽的仿真硬件加速卡的核心部件，包括：用于与服务器的PCIE扩展槽对应连接的PCIE接口，用于加载运行编入程序的主控CPU，用于控制内存并且实现将内存与主控CPU进行数据交换的DDR3控制器，以及由主控CPU控制且大量分布于片上用于仿真逻辑运算的PE计算阵列，该计算阵列又是由多个PE数据处理单元构成。本实用新型的有益效果是基于PLI或VPI接口，提高仿真效率，减少仿真复杂度，缩短仿真时间。 | ||
| 搜索关键词： | 一种 基于 pli vpi 仿真 硬件 加速器 soc 芯片 | ||
【主权项】：
一种基于PLI或VPI的仿真硬件加速器的SOC芯片，其特征在于：所述SOC芯片是源于高性能细粒度的并行逻辑处理架构且位于服务器的PCIE扩展槽的仿真硬件加速卡的核心部件，包括：用于与所述服务器的PCIE扩展槽对应连接的PCIE接口；用于加载运行编入程序的主控CPU；用于控制内存并且实现将内存与所述主控CPU进行数据交换的DDR3控制器；由所述主控CPU控制且利用多个计算阵列同时对仿真进行仿真硬件加速器的多个数据进行处理的PE计算阵列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津益华微电子有限公司;，未经天津益华微电子有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420864742.4/，转载请声明来源钻瓜专利网。
