[实用新型]一种基于FPGA的服务器集群存储系统有效

专利信息
申请号: 201420873103.4 申请日: 2014-12-30
公开(公告)号: CN204347834U 公开(公告)日: 2015-05-20
发明(设计)人: 杨敏 申请(专利权)人: 上海师范大学
主分类号: G06F13/40 分类号: G06F13/40
代理公司: 上海伯瑞杰知识产权代理有限公司 31227 代理人: 季申清
地址: 200234 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型公开了一种基于FPGA的服务器集群存储系统,包括至少2台存储服务器,第一存储服务器和第二存储服务器,所述的第一存储服务器的服务器存储电路包括第一服务器处理器,所述第一服务器处理器连接第一DDR3内存芯片组,所述第一服务器处理器连接第一PCIE接口并通过所述第一PCIE接口连接第一FPGA芯片,所述的第一FPGA芯片连接第一DDR3缓存芯片组,所述第一FPGA芯片包括至少1个串行RapidIO接口,即第一串行RapidIO接口,所述的第一串行RapidIO接口连接第一SATA/SAS存储装置,所述第一FPGA芯片还包括1个并行RapidIO接口。
搜索关键词: 一种 基于 fpga 服务器 集群 存储系统
【主权项】:
一种基于FPGA的服务器集群存储系统,其特征在于,包括至少2台存储服务器,第一存储服务器和第二存储服务器,所述的第一存储服务器的服务器存储电路包括第一服务器处理器,所述第一服务器处理器连接第一DDR3内存芯片组,所述第一服务器处理器连接第一PCIE接口并通过所述第一PCIE接口连接第一FPGA芯片,所述的第一FPGA芯片连接第一DDR3缓存芯片组,所述第一FPGA芯片包括至少1个串行RapidIO接口,即第一串行RapidIO接口,所述的第一串行RapidIO接口连接第一SATA/SAS存储装置,所述第一FPGA芯片还包括1个并行RapidIO接口,即第一并行RapidIO接口,所述的第二存储服务器的服务器存储电路包括第二服务器处理器,所述第二服务器处理器连接第二DDR3内存芯片组,所述第二服务器处理器连接第二PCIE接口并通过所述第二PCIE接口连接第二FPGA芯片,所述的第二FPGA芯片连接第二DDR3缓存芯片组,所述第二FPGA芯片包括至少1个串行RapidIO接口,即第二串行RapidIO接口,所述的第二串行RapidIO接口连接第二SATA/SAS存储装置,所述第二FPGA芯片还包括1个并行RapidIO接口,即第二并行RapidIO接口,所述第一并行RapidIO接口与第二并行RapidIO接口连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海师范大学,未经上海师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201420873103.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top