[发明专利]半导体装置的制造方法有效
| 申请号： | 201480003361.X | 申请日： | 2014-05-12 |
| 公开（公告）号： | CN104854705B | 公开（公告）日： | 2018-01-09 |
| 发明（设计）人： | 吉本笃司 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/423;H01L29/49;H01L29/739 |
| 代理公司： | 北京铭硕知识产权代理有限公司11286 | 代理人： | 金玉兰,尹淑梅 |
| 地址： | 日本神奈*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体装置的制造方法包括从第一导电型的半导体基板(1)的表面向深度方向形成沟槽(2)的工序；在沟槽内隔着第一绝缘膜(3a)形成导电层(4)的工序；在沟槽的内部，将导电层分割为相互对置的栅电极(4a)和沟槽内布线层(4b)，并用第二绝缘膜(3e)填充栅电极与沟槽内布线层之间的间隙的工序；向半导体基板的整个表面导入第二导电型的杂质而形成第二导电型的沟道形成区(7)的工序；以及在作为沟道形成区的一部分的沿着沟槽的表面开口部并与其相邻的区域，选择性地形成第一导电型的主电极区(8)的工序。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
一种半导体装置的制造方法，其特征在于，包括：从第一导电型的半导体基板的表面向深度方向形成沟槽的工序；在所述沟槽内，以隔着第一绝缘膜填充所述沟槽的整个内部的方式形成导电层的工序；在所述沟槽的内部，将所述导电层分割为相互对置的栅电极和沟槽内布线层，并用第二绝缘膜填充所述栅电极与所述沟槽内布线层之间的间隙的工序；向所述半导体基板的整个表面导入第二导电型的杂质而形成第二导电型的沟道形成区的工序；以及在作为所述沟道形成区的一部分的沿着所述沟槽的表面开口部并与该表面开口部相邻的区域，选择性地形成第一导电型的主电极区的工序，在所述沟槽的内部分割所述导电层时，将氧化膜用作蚀刻掩模，在所述氧化膜的表面上也形成所述第二绝缘膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480003361.X/，转载请声明来源钻瓜专利网。
- 上一篇：具有MOTFET的像素化成像器和工艺
- 下一篇：半导体装置
- 同类专利
- 专利分类
