[发明专利]形成金属接触窗口的方法有效
| 申请号： | 201480005937.6 | 申请日： | 2014-02-10 |
| 公开（公告）号： | CN104956468B | 公开（公告）日： | 2017-09-08 |
| 发明（设计）人： | D·G·法伯;T·李;S·莱特尔 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | H01L21/308 | 分类号： | H01L21/308;H01L21/027 |
| 代理公司： | 北京纪凯知识产权代理有限公司11245 | 代理人： | 赵蓉民,赵志刚 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 金属接触窗口(182)的宽度被形成为小于光刻限定的窗口的最小特征尺寸。本方法通过首先刻蚀多层硬掩膜结构的第四层以具有暴露多层硬掩膜结构的第三层的若干沟槽，以形成金属接触窗口(182)。在此之后，选择性地刻蚀多层硬掩膜结构的第三层、第二层(152)和第一层(150)以暴露隔离层(138)的顶表面上的未覆盖区域，该隔离层(138)接触源极区域(120H)和漏极区域(122H)并位于源极区域(120H)和漏极区域(122H)上方。随后刻蚀隔离层(138)的顶表面上的未覆盖区域以形成金属接触窗口(182)。 | ||
| 搜索关键词： | 形成 金属 接触 窗口 方法 | ||
【主权项】：
一种形成半导体结构的方法，所述方法包括：形成第一硬掩膜层，所述第一硬掩膜层接触并且位于隔离层上方，所述隔离层具有顶表面、接触并且位于源极结构和漏极结构上方；形成第二硬掩膜层，所述第二硬掩膜层接触并且位于所述第一硬掩膜层上方，所述第二硬掩膜层具有顶表面和底表面；形成第三硬掩膜层，所述第三硬掩膜层接触并且位于所述第二硬掩膜层上方，所述第三硬掩膜层具有顶表面；形成第四硬掩膜层，所述第四硬掩膜层接触并且位于所述第三硬掩膜层上方，所述第四硬掩膜层具有顶表面；以及刻蚀所述第四硬掩膜层以形成若干沟槽，每个沟槽暴露所述第三硬掩膜层的所述顶表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480005937.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
