[发明专利]中央处理单元以及在其中执行上下文切换的方法有效
| 申请号： | 201480011422.7 | 申请日： | 2014-03-07 |
| 公开（公告）号： | CN105144100B | 公开（公告）日： | 2019-12-31 |
| 发明（设计）人： | 迈克尔·I·卡瑟伍德;布赖恩·克里斯;戴维·米基;约瑟夫·卡尼洛普洛斯 | 申请（专利权）人： | 密克罗奇普技术公司 |
| 主分类号： | G06F9/46 | 分类号： | G06F9/46 |
| 代理公司： | 11287 北京律盟知识产权代理有限责任公司 | 代理人： | 沈锦华 |
| 地址： | 美国亚*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种中央处理单元CPU，其具有：中断单元，其用于中断指令的执行；多个上下文定义寄存器组，其中每一寄存器组具有相同数目个CPU寄存器；切换单元，其用于耦合所述CPU内的选定寄存器组，其中所述切换单元在发生异常后即刻切换到所述多个上下文定义寄存器组中的预定寄存器组；及控制寄存器，其经配置以控制由指令起始的对所述多个上下文定义寄存器中的寄存器组的选择且进一步可操作以指示当前所使用上下文。 | ||
| 搜索关键词： | 可编程 cpu 寄存器 硬件 上下文 交换 机制 | ||
【主权项】：
1.一种中央处理单元CPU，其包括：/n中断单元，其用于中断指令的执行；/n多个上下文定义寄存器组，其中每一寄存器组具有相同数目个CPU寄存器；/n切换单元，其用于耦合所述CPU内的选定寄存器组，其中所述切换单元在发生异常后或在上下文切换指令执行后即刻切换到所述多个上下文定义寄存器组中的预定寄存器组；及/n上下文状态寄存器，其与所述切换单元耦合，所述上下文状态寄存器包括指示当前上下文的第一位字段及指示由所述上下文切换指令选择的最近上下文的第二位字段。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司，未经密克罗奇普技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480011422.7/，转载请声明来源钻瓜专利网。
