[发明专利]可跳过的一比特全加器和FPGA器件有效
| 申请号： | 201480013242.2 | 申请日： | 2014-12-11 |
| 公开（公告）号： | CN105874712B | 公开（公告）日： | 2018-12-21 |
| 发明（设计）人： | 樊平;耿嘉;王元鹏 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | G06F7/503 | 分类号： | G06F7/503;H03K19/173 |
| 代理公司： | 北京亿腾知识产权代理事务所 11309 | 代理人： | 陈霁 |
| 地址： | 100176 北京市大兴区北京经济技术开*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种可跳过的一比特全加器和FPGA器件，包括:第一选通器、第二选通器和加法器；所述第一选通器包括第一加数输入端和第一常量输入端，其中所述第一常量输入端用于向所述第一选通器输入第一常量；所述第二选通器包括第二加数输入端和第二常量输入端，其中所述第二常量输入端用于向所述第二选通器输入第二常量；当所述第一加数输入端不用于输入第一加数，和/或所述第二加数输入端不用于输入第二加数时，所述第一选通器选通输出所述第一常量输入端输入的第一常量，并且所述第二选通器选通输出所述第二常量输入端输入的第二常量，用以所述加法器的进位输出端根据所述第一常量和第二常量产生确定的加法进位输出信号。 | ||
| 搜索关键词： | 跳过 比特 全加器 fpga 器件 | ||
【主权项】：
1.一种可跳过的一比特全加器，其特征在于，所述全加器包括:第一选通器、第二选通器和加法器；所述第一选通器包括第一加数输入端和第一常量输入端，其中所述第一常量输入端用于向所述第一选通器输入第一常量；所述第二选通器包括第二加数输入端和第二常量输入端，其中所述第二常量输入端用于向所述第二选通器输入第二常量；当所述第一加数输入端不用于输入第一加数，和/或所述第二加数输入端不用于输入第二加数时，所述第一选通器选通输出所述第一常量输入端输入的第一常量，并且所述第二选通器选通输出所述第二常量输入端输入的第二常量，进而，配置第一常量与第二常量互为反向信号，所述加法器将进位输入端信号直接送到进位输出端；或配置第一常量等于第二常量，所述加法器的进位输出端根据所述第一常量和第二常量产生与所述全加器级联的下一全加器的加法进位输入信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司，未经京微雅格（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480013242.2/，转载请声明来源钻瓜专利网。
- 上一篇：上行解调参考信号传输方法和装置
- 下一篇：具有软开关切换的逆变器和方法
