[发明专利]具有在集成电路的不同层上的读/写端口和访问逻辑单元的三维(3D)存储单元有效

专利信息
申请号: 201480014060.7 申请日: 2014-03-11
公开(公告)号: CN105144381B 公开(公告)日: 2018-01-19
发明(设计)人: J·谢;Y·杜 申请(专利权)人: 高通股份有限公司
主分类号: H01L27/11 分类号: H01L27/11;H01L27/06;G11C5/02;G11C11/412
代理公司: 永新专利商标代理有限公司72002 代理人: 张扬,王英
地址: 美国加*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了三维(3D)集成电路(IC)(3DIC)中的3D存储单元分离。还公开了相关的3DIC、3DIC处理器内核和方法。在本文所公开的实施例中,存储块的存储读访问端口从存储单元中分离到3DIC的不同层中。3DIC实现了更高的器件封装密度、更低的互连延迟和更低的成本。以此方式,可以针对读访问端口和存储单元提供不同的供应电压,以便能够降低用于读访问端口的供应电压。因此可以提供存储单元中的静态噪声容限和读/写噪声容限。还可以避免在未分离的存储块中提供多个电源供应轨,其中在未分离的存储块中提供多个电源供应轨增加了面积。
搜索关键词: 具有 集成电路 不同 端口 访问 逻辑 单元 三维 存储
【主权项】:
一种单片式三维3D存储块,包括:存储单元,其包括静态随机存取存储器(SRAM),所述存储单元设置在3D集成电路(IC)(3DIC)的第一层中;至少一个读访问端口,其设置在所述3DIC的第二层中,所述至少一个读访问端口被配置为:提供对所述存储单元的读访问,其中,所述至少一个读访问端口中的每个读访问端口包括:第一读晶体管和第二读晶体管,所述第一读晶体管耦合到所述SRAM的第一反相器,所述第二读晶体管耦合到所述SRAM的第二反相器;以及至少一个单片式层间通孔(MIV),所述至少一个MIV将所述至少一个读访问端口耦合到所述存储单元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201480014060.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top