[发明专利]集成电路和形成该集成电路的方法有效
| 申请号： | 201480040236.6 | 申请日： | 2014-07-16 |
| 公开（公告）号： | CN105378935B | 公开（公告）日： | 2018-11-13 |
| 发明（设计）人： | H·S·帕尔;E·艾舒恩;S·S·艾博特 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | H01L29/792 | 分类号： | H01L29/792;H01L21/8232 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 赵志刚;赵蓉民 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在描述的示例中，集成电路(100)包括具有第一导电类型、逻辑区和存储器区的衬底(110)。沟槽隔离结构(112)接触衬底(110)。逻辑晶体管(114)具有：接触且位于衬底(110)的逻辑区上的逻辑栅极电介质(126)；和接触且位于逻辑栅极电介质(126)上的逻辑栅极(130)。存储器晶体管(116)具有：接触且位于衬底(110)的存储器区上的存储器栅极电介质(146)；和接触且位于存储器栅极电介质(146)上的存储器栅极(150)。电阻器(118)接触且位于沟槽隔离结构(112)上。电阻器(118)具有掺杂浓度，其基本上等于存储器栅极(150)的掺杂浓度且基本上小于逻辑栅极(130)的掺杂浓度。 | ||
| 搜索关键词： | 集成电路 形成 方法 | ||
【主权项】：
1.一种集成电路，其包括：衬底区，其具有第一导电类型、逻辑区和存储器区；沟槽隔离结构，其接触所述衬底区；逻辑晶体管，其具有：接触且位于所述衬底区的所述逻辑区上的逻辑栅极电介质；和接触且位于所述逻辑栅极电介质上的逻辑栅极，所述逻辑栅极具有掺杂浓度；存储器晶体管，其具有：接触且位于所述衬底区的所述存储器区上的存储器栅极电介质；和接触且位于所述存储器栅极电介质上的存储器栅极，所述存储器栅极具有掺杂浓度；和电阻器，其接触且位于所述沟槽隔离结构上，所述电阻器具有的掺杂浓度等于所述存储器栅极的所述掺杂浓度且小于所述逻辑栅极的所述掺杂浓度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480040236.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
