[发明专利]针对失配优化具有改进的布局的模拟电路

摘要

实施例包括半导体器件，该半导体器件包括：衬底；在衬底上形成的第一晶体管；以及在衬底上形成的第二晶体管，其中半导体器件的公共区域形成(i)第一晶体管的漏极区域，和(ii)第二晶体管的源极区域，并且其中第一晶体管的栅极区域被电耦合到第二晶体管的栅极区域。

主权项

1.一种半导体器件，包括：衬底；第一晶体管，形成在所述衬底上；第二晶体管，形成在所述衬底上；以及第三晶体管，形成在所述衬底上，其中所述半导体器件的第一公共区域形成(i)所述第一晶体管的漏极区域，和(ii)所述第二晶体管的源极区域，其中所述半导体器件的第二公共区域形成(i)所述第二晶体管的漏极区域，和(ii)所述第三晶体管的源极区域，其中所述第一晶体管的栅极区域被电耦合到所述第二晶体管的栅极区域，其中所述第二晶体管的所述栅极区域被电耦合到所述第三晶体管的栅极区域，其中第一区域形成所述第一晶体管的源极区域并且第二区域形成所述第三晶体管的漏极区域，其中(i)第一口袋注入区域形成在所述第一区域的边缘上，以及(ii)第二口袋注入区域形成在所述第二区域的边缘上，并且其中所述第一晶体管、所述第二晶体管和所述第三晶体管的栅极长度之和等于等效晶体管的栅极长度，以减小晶体管失配。