[发明专利]可重构的延迟电路及使用该延迟电路的延迟监测电路、偏差校正电路、偏差测定方法和偏差校正方法

摘要

延迟电路(10)包含第一反转电路和第二反转电路，所述第一反转电路包含上拉电路(2)和下拉电路(3)，所述第二反转电路包含上拉电路(4)和下拉电路(5)。延迟电路还包含：第一通道晶体管(6)，其在电源电位和输出节点之间与第一反转电路的上拉电路串联连接；第二通道晶体管(7)，其在接地电位和输出节点(Out)之间与第一反转电路的下拉电路(2)串联连接；第三通道晶体管(8)，其串联插入到输入节点(In)和第二反转电路的上拉电路之间；以及第四通道晶体管(9)，其串联连接于输入节点和第二反转电路的下拉电路之间。延迟电路的延迟特性能够通过在第一至第四通道晶体管的栅极上施加的控制信号(C1～C4)的组合来改变。

主权项

1.一种延迟电路，为包含于测定集成电路内的信号传输时间延迟的延迟监测电路中的可重构的延迟电路，其特征在于，包括：输入节点，输入输入信号；输出节点，输出输出信号；第一反转电路，包含上拉电路和下拉电路的串联电路，所述上拉电路根据所述输入信号在接通时将电源电位连接到输出节点上，所述下拉电路根据所述输入信号在接通时将接地电位连接到所述输出节点上；第二反转电路，包含上拉电路和下拉电路的串联电路，所述上拉电路根据所述输入信号在接通时将电源电位连接到所述输出节点上，所述下拉电路根据所述输入信号在接通时将接地电位连接到所述输出节点上；第一通道晶体管，在所述电源电位和所述输出节点之间与所述第一反转电路的上拉电路串联连接；第二通道晶体管，在所述接地电位和所述输出节点之间与所述第一反转电路的下拉电路串联连接；第三通道晶体管，串联连接于所述输入节点和所述第二反转电路的上拉电路的输入之间；以及第四通道晶体管，串联连接于所述输入节点和所述第二反转电路的下拉电路的输入之间，第一通道晶体管至第四通道晶体管由各自的控制信号独立控制，通过对所述第一通道晶体管至第四通道晶体管的栅极施加的控制信号的组合来改变延迟特性。