[发明专利]通过双图案化和填充技术来形成不同金属材料的平行导线的方法有效
申请号: | 201480047259.X | 申请日: | 2014-09-25 |
公开(公告)号: | CN105493244B | 公开(公告)日: | 2018-12-18 |
发明(设计)人: | J·S·克拉克;A·C·施米茨;R·E·申克尔 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/60 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种集成电路和形成集成电路的方法,该集成电路包括包含表面的第一电介质层、在电介质层的表面中定义的多个第一沟槽、以及多条第一导线,其中,在第一沟槽中的每个沟槽中形成第一导线中的每条导线。该集成电路还包括在电介质层的表面中定义的多个第二沟槽、以及多条第二导线,其中,在第二沟槽中的每个沟槽中形成第二导线中的每条导线。此外,第一导线包括具有第一体电阻率的第一材料,并且第二导线包括具有第二体电阻率的第二材料,其中,第一体电阻率和第二体电阻率不同。 | ||
搜索关键词: | 通过 图案 填充 技术 形成 不同 金属材料 平行 导线 方法 | ||
【主权项】:
1.一种沉积导线的方法,包括:在电介质层的表面中形成多个第一沟槽;形成多条第一导线,其中,在所述第一沟槽中的每个沟槽中形成所述第一导线中的每条导线,并且所述第一导线由具有第一体电阻率的第一材料形成;在所述电介质层的所述表面中形成多个第二沟槽;形成多条第二导线,其中,在所述第二沟槽中的每个沟槽中形成所述第二导线中的每条导线,并且所述第二导线由具有第二体电阻率的第二材料形成,其中,所述第一体电阻率和所述第二体电阻率不同;其中,所述方法还包括:先于在所述电介质层中形成所述多个第一沟槽,在所述电介质层上涂覆第一硬掩模,并且在所述第一硬掩模和所述电介质层中形成所述多个第一沟槽;从所述第一导线中的每条导线中去除所述第一材料的部分,在所述多个第一沟槽中的每个沟槽中形成第一凹陷;以及先于在所述电介质层中形成所述多个第二沟槽,将第二硬掩模涂覆到所述第一凹陷中,其中,所述第二沟槽延伸穿过所述第一硬掩模。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201480047259.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造