[发明专利]偏移消除双阶段感测电路、感测方法及感测装置有效
| 申请号： | 201480047896.7 | 申请日： | 2014-07-09 |
| 公开（公告）号： | CN105745716B | 公开（公告）日： | 2019-04-09 |
| 发明（设计）人： | S-O·郑;T·那;J·金;J·P·金;S·H·康 | 申请（专利权）人： | 高通股份有限公司;延世大学校产学协力团 |
| 主分类号： | G11C13/00 | 分类号： | G11C13/00;G11C11/16;H03K3/356;H03K3/37;G11C7/06 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李小芳 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种偏移消除双阶段感测方法包括在第一阶段操作中使用由电阻性存储器参考单元的参考值生成的第一负载PMOS栅极电压来感测电阻性存储器数据单元的数据值。该方法还包括在电阻性存储器感测电路的第二阶段操作中使用由电阻性存储器数据单元的数据值生成的第二负载PMOS栅极电压来感测电阻性存储器参考单元的参考值。通过调整参考单元感测的工作点，偏移消除双阶段感测电路相比于常规感测电路显著地增大了感测余量。 | ||
| 搜索关键词： | 偏移 消除 阶段 电路 | ||
【主权项】：
1.一种感测方法，包括：在电阻性存储器感测电路的第一阶段操作中，使用由电阻性存储器参考单元的参考值生成的第一负载PMOS栅极电压来感测电阻性存储器数据单元的数据值；以及在所述电阻性存储器感测电路的第二阶段操作中，使用由所述电阻性存储器数据单元的所述数据值生成的第二负载PMOS栅极电压来感测所述电阻性存储器参考单元的所述参考值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司;延世大学校产学协力团，未经高通股份有限公司;延世大学校产学协力团许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480047896.7/，转载请声明来源钻瓜专利网。
