[发明专利]多核微处理器功率选通高速缓存恢复编程机制有效
| 申请号： | 201480062556.1 | 申请日： | 2014-12-12 |
| 公开（公告）号： | CN105849810B | 公开（公告）日： | 2018-08-07 |
| 发明（设计）人： | G.葛兰.亨利;弟尼斯.K.詹;史蒂芬.嘉斯金斯 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G11C15/04 | 分类号： | G11C15/04 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 钱大勇 |
| 地址： | 上海市张江高科技*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种装置包括设备编程器和存储装置。设备编程器利用用于布置在管芯上的多个核心的压缩的配置数据来对半导体熔丝阵列进行编程。存储装置具有每个对应于多个核心中的每一个核心的多个子存储装置，其中多个核心中的一个被配置为在上电/重置之后访问半导体熔丝阵列以进行读取并对压缩的配置数据进行解压缩，并且将用于多个核心中的每一个核心内的一个或多个高速缓存存储器的多个解压缩的配置数据集合存储在多个子存储装置中，并且其中，在功率选通事件之后，多个核心中的每一个之一随后访问多个子存储装置中的每一个的相应子存储装置，以检索和采用解压缩的配置数据集合来初始化一个或者多个高速缓存。 | ||
| 搜索关键词： | 多核 微处理器 功率 高速缓存 恢复 编程 机制 | ||
【主权项】：
1.一种用于提供配置数据给集成电路的装置，该装置包括：设备编程器，其被耦合到布置在管芯上的半导体熔丝阵列，被配置为利用用于布置在所述管芯上的多个核心的压缩的配置数据来对所述半导体熔丝阵列进行编程；以及存储装置，其被耦合到所述多个核心，所述存储装置包括每个对应于所述多个核心中的每一个核心的多个子存储装置，其中所述多个核心中的一个核心被配置为在上电/重置之后访问所述半导体熔丝阵列以对所述压缩的配置数据进行读取并进行解压缩，并且将用于所述多个核心中的所述每一个核心内的一个或多个高速缓存存储器的多个解压缩的配置数据集合存储在所述多个子存储装置中，并且其中，在功率选通事件之后，所述多个核心中的所述每一个之一随后访问所述多个子存储装置中的所述每一个的相应子存储装置，以检索和采用所述解压缩的配置数据集合来初始化所述一个或者多个高速缓存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480062556.1/，转载请声明来源钻瓜专利网。
- 上一篇：可移除且可自动重新闩锁的托盘装置和方法
- 下一篇：电蒸箱排汽冷凝结构
