[发明专利]用于仿真共享内存架构的支持浮点的流水线

摘要

一种用于仿真共享内存(ESM)架构的处理器架构布置，包括多个多线程处理器，每个处理器设置有交错的线程间的流水线(400)以及用于执行数据的算数和逻辑运算的多个功能单元(402、402b、402c、404、404b、404c)，其中，该流水线(400)包括至少两个操作性并行的流水线分支(414、416)，第一流水线分支(414)包括被布置用于执行整数运算的所述多个功能单元的第一子组(420、402b、402c)，第一子组的功能单元诸如ALU(算数逻辑单元)，且第二流水线分支(416)包括被布置用于执行浮点运算的所述多个功能单元的第二、非重叠子组(404、404b、404c)，第二子组的功能单元诸如FPU(浮点单元)，并且进一步地，其中被布置用于浮点运算的至少所述第二子组的一个或多个功能单元(404b)与流水线(400)的内存访问段(412、412a)操作性地并行设置。

主权项

一种用于仿真共享内存(ESM)架构的处理器架构布置，包括：多个多线程处理器，每个多线程处理器设置有交错的线程间的流水线(400)以及用于执行数据的算数与逻辑运算的多个功能单元(402、402b、402c、404、404b、404c)，其中，所述流水线(400)包括至少两个操作性并行的流水线分支(414、416)，第一流水线分支(414)包括被布置用于执行整数运算的所述多个功能单元的第一子组(402、402b、402c)，第一子组的功能单元诸如ALU(算数逻辑单元)，且第二流水线分支(416)包括被布置用于执行浮点运算的所述多个功能单元的第二、非重叠子组(404、404b、404c)，第二子组的功能单元诸如FPU(浮点单元)，并且，进一步地其中，布置用于浮点运算的至少所述第二子组的一个或多个功能单元(404b)与所述流水线(400)的内存访问段(412、412a)操作性地并行设置。