[发明专利]混合高k第一和高k最后替代栅极工艺

摘要

集成电路被提供具有金属栅极NMOS晶体管(130)和金属栅极PMOS晶体管(132)，其中金属栅极NMOS晶体管(130)具有在高质量热生长的界面电介质(106)上的高k第一栅极电介质(108)，该金属栅极PMOS晶体管(132)具有在化学生长的界面电介质(134)上的高k最后栅极电介质(136)。工艺流程被提供用于形成具有金属栅极NMOS晶体管(130)和金属栅极PMOS晶体管(132)的集成电路，该金属栅极NMOS晶体管(130)具有在高质量热生长的界面电介质(106)上的高k第一栅极电介质(108)，该金属栅极PMOS晶体管(132)具有在化学生长的界面电介质(134)上的高k最后栅极电介质(136)。

主权项

1.一种形成集成电路的方法，所述方法包括：/n提供所述集成电路的部分加工的晶片；/n在至少850℃的温度下使高质量第一栅极电介质在所述部分加工的晶片上生长；/n在所述高质量第一栅极电介质上沉积高k第一栅极电介质；/n在所述高k第一栅极电介质上形成替代栅极NMOS晶体管的NMOS多晶硅替代栅极；/n在所述高k第一栅极电介质上形成替代栅极PMOS晶体管的PMOS多晶硅替代栅极；/n在所述替代栅极NMOS晶体管上方以及在所述替代栅极PMOS晶体管上方沉积替代栅极电介质；/n使所述替代栅极电介质平坦化，以暴露所述PMOS多晶硅替代栅极的顶部并且暴露所述NMOS多晶硅替代栅极的顶部；/n形成NMOS晶体管光致抗蚀图案，其中所述NMOS晶体管光致抗蚀图案覆盖所述NMOS多晶硅替代栅极并且暴露所述PMOS多晶硅替代栅极；/n去除所述PMOS多晶硅替代栅极以形成PMOS替代栅极晶体管沟槽；/n从所述PMOS替代栅极沟槽的底部去除所述高k第一栅极电介质并且去除所述高质量第一栅极电介质；/n去除所述NMOS晶体管光致抗蚀图案；/n在所述集成电路上形成第二栅极介电层，其中所述第二栅极电介质覆盖所述PMOS替代栅极沟槽的所述底部；/n在所述集成电路上沉积高k最后栅极电介质；/n在所述高k最后栅极电介质上沉积PMOS金属栅极材料；/n形成PMOS晶体管光致抗蚀图案，其中所述PMOS光致抗蚀图案覆盖所述PMOS晶体管并且暴露所述NMOS晶体管区；/n从所述NMOS晶体管区蚀刻所述PMOS金属栅极材料；/n从所述NMOS晶体管区蚀刻所述高k最后栅极介电层；/n蚀刻所述NMOS多晶硅替代栅极以形成NMOS替代栅极晶体管沟槽；/n去除所述PMOS晶体管光致抗蚀图案；/n在所述集成电路上沉积NMOS金属栅极材料并且将所述NMOS金属栅极材料沉积到所述NMOS替代栅极沟槽中；以及/n抛光所述集成电路，以从所述替代栅极电介质的表面去除所述NMOS金属栅极材料和所述PMOS金属栅极材料，并且在所述NMOS替代栅极沟槽中形成NMOS金属栅极，并且在所述PMOS替代栅极沟槽中形成PMOS金属栅极。/n