[发明专利]运算电路、编码电路以及解码电路在审
| 申请号： | 201480079084.0 | 申请日： | 2014-05-23 |
| 公开（公告）号： | CN106416085A | 公开（公告）日： | 2017-02-15 |
| 发明（设计）人： | 富田宪范 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H03M13/35 | 分类号： | H03M13/35;H03M13/07 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 舒艳君,李洋 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及运算电路、编码电路以及解码电路。使运算处理高速化。存储器(M0～M15)对成为进行异或运算的单位的数据块进行保持，选择电路(2a～2p)接受选择信号，并基于选择信号来选择从存储器(M0～M15)读出的多个数据块中的、使用于异或运算的2个以上的数据块，XOR电路(3a～3o)(异或运算电路)进行基于由选择电路(2a～2p)选择出的2个以上的数据块的异或运算。 | ||
| 搜索关键词： | 运算 电路 编码 以及 解码 | ||
【主权项】：
一种运算电路，其特征在于，具有：多个存储器，保持成为进行异或运算的单位的数据块；多个选择电路，接受选择信号，并基于所述选择信号来选择从所述多个存储器读出的多个所述数据块中的使用于异或运算的2个以上的数据块；以及1个或者多个异或运算电路，进行基于由所述多个选择电路选择出的所述2个以上的数据块的异或运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480079084.0/，转载请声明来源钻瓜专利网。
- 上一篇：传输设备及其交织方法
- 下一篇：具有RF滤波器的反馈接收路径
- 同类专利
- 专利分类
