[发明专利]在下层格栅上使用非反射辐射光刻的多通道图案化在审
| 申请号： | 201480081348.6 | 申请日： | 2014-09-22 |
| 公开（公告）号： | CN106663599A | 公开（公告）日： | 2017-05-10 |
| 发明（设计）人： | M·昌德霍克;T·R·扬金;S·H·李;C·H·华莱士 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;G03F7/20 |
| 代理公司： | 永新专利商标代理有限公司72002 | 代理人： | 林金朝,王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 讨论了涉及多通道图案化光刻的技术、使用这样的技术形成的器件结构和器件。这样的技术包括利用非反射辐射使设置在格栅图案之上的抗蚀剂层曝光以在格栅图案的沟槽内生成增强的曝光部分，以及使抗蚀剂层显影以在格栅图案的沟槽内形成具有图案结构的图案层。 | ||
| 搜索关键词： | 下层 格栅 使用 反射 辐射 光刻 通道 图案 | ||
【主权项】：
一种方法，包括：将具有散布在多个线特征之间的多个沟槽的格栅图案设置在器件层上；将抗蚀剂层设置在所述格栅图案之上；利用非反射辐射使所述抗蚀剂层曝光，以在所述格栅图案的至少一个沟槽内生成所述抗蚀剂层的增强的曝光部分；以及使所述抗蚀剂层显影以在所述器件层上并在所述格栅图案的所述至少一个沟槽内形成至少具有图案结构的图案层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480081348.6/，转载请声明来源钻瓜专利网。
- 上一篇：SOI晶圆的制造方法
- 下一篇：分步重复用压印用模具及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
