[发明专利]超速时延测试时钟生成器

摘要

本发明提供了一种超速时延测试时钟生成器，包括触发和振荡信号输出电路，用于选择性输出触发信号、第一振荡输入信号或第二振荡输入信号；时延控制装置，用于输出具有时延差的第一输出信号和第二输出信号；第一传输路径选择电路，用于选择性输出脉冲信号、所述第一输出信号或低电平；第二传输路径选择电路，用于选择性输出所述第二输出信号或低电平；信号输出电路，用于选择性输出测试时钟信号、所述第一振荡输入信号或所述第二振荡输入信号；以及计数器，用于根据接收的所述第一振荡输入信号或第二振荡输入信号来计数。本发明的超速时延测试时钟生成器能够在芯片片内生成超速时延测试时钟，并精确测量测试时钟的真实频率。

主权项

一种超速时延测试时钟生成器，其特征在于，包括：触发和振荡信号输出电路，包括第一输入端和第二输入端，以及第三输入端，用于选择性输出所述第一输入端接收的触发信号或所述第二输入端接收的信号；时延控制装置，用于将所述触发和振荡信号输出电路的输出信号进行时延处理后输出第一输出信号和第二输出信号，其中所述第一输出信号和第二输出信号之间存在时延差；第一传输路径选择电路，用于接收所述第一输出信号，并选择性输出具有上升沿和下降沿的脉冲信号、所述第一输出信号或低电平；第二传输路径选择电路，用于接收所述第二输出信号，并选择性输出所述第二输出信号或低电平；信号输出电路，其用于接收所述第一传输路径选择电路和第二传输路径选择电路的输出信号，且所述信号输出电路的输出端连接至所述触发和振荡信号输出电路的所述第二输入端；其中，当所述触发和振荡信号输出电路输出所述第一输入端接收的触发信号时，所述第一传输路径选择电路被控制为输出具有上升沿和下降沿的脉冲信号，所述第二传输路径选择电路被控制为输出所述第二输出信号，使得所述信号输出电路产生测试时钟信号；在所述触发和振荡信号输出电路的第三输入端接收到振荡开启信号后，所述第一传输路径选择电路被控制为输出所述第一输出信号，且所述第二传输路径选择电路被控制为输出低电平，使得所述信号输出电路产生第一振荡输入信号，所述触发和振荡信号输出电路输出所述第二输入端接收的所述第一振荡输入信号；或者，所述第一传输路径选择电路被控制为输出低电平，且所述第二传输路径选择电路被控制为输出所述第二输出信号，使得所述信号输出电路产生第二振荡输入信号，所述触发和振荡信号输出电路输出所述第二输入端接收的所述第二振荡输入信号；其中所述超速时延测试时钟生成器还包括计数器，所述计数器用于根据接收的所述第一振荡输入信号或第二振荡输入信号来计数。