[发明专利]存储器读取方法以及数字存储器装置

摘要

本发明提供了一种存储器读取方法以及数字存储器装置，使用具有划分为数据暂存器以及快取暂存器的数据缓冲器、使用者可设定的与快取暂存器有关的内部错误更正码以及快速损坏区块管理。当数据读取操作时，错误更正码状态可由错误更正码状态位元所显示。状态(1:1)可代表整个多页面的输出数据包含多于每页面4位元错误的连续读取模式，然而，会有人想知道每一页面或每一页面分区的错误更正码状态，对于前者，在输出页面结束时，判断整个页面的错误更正码状态并将其存于状态暂存器；对于后者，在输出对应的页面分区前，判断并输出每一页面分区的错误更正码状态。本发明能够整合错误更正码处理，不需要等待时间。

主权项

1.一种存储器读取方法，其特征在于，适用于自一数字存储器装置连续读取数据，其中所述数字存储器装置包括相互耦接的一与非门快闪式存储器阵列以及一页面缓冲器，所述页面缓冲器至少被划分为一第一部分以及一第二部分，所述存储器读取方法包括：自所述与非门快闪式存储器阵列存取一第一页面的一第一数据；自所述第一数据于所述页面缓冲器的所述第一部分中建立一第一错误更正码处理数据；判断所述第一错误更正码处理数据的一第一错误更正码状态；自所述页面缓冲器的所述第一部分输出所述第一错误更正码处理数据；与所述输出所述第一错误更正码处理数据的步骤相重叠的时间中，自所述第一数据于所述页面缓冲器的所述第二部分中建立一第二错误更正码处理数据；从所述第一错误更正码处理数据的所述第一错误更正码状态且于所述建立所述第二错误更正码处理数据的步骤的时间内，决定一第二页面的一第二数据的一第二错误更正码状态，所述第二数据包括所述第一错误更正码处理数据以及所述第二错误更正码处理数据；将所述第二错误更正码状态存储于一状态暂存器；与所述输出所述第一错误更正码处理数据的步骤相重叠的时间中，自所述与非门快闪式存储器阵列存取一第一连续页面的数据；自所述页面缓冲器的所述第二部分输出所述第二错误更正码处理数据；与所述输出所述第二错误更正码处理数据的步骤相重叠的时间中，自所述第一连续页面的数据于所述页面缓冲器的所述第一部分建立一第三错误更正码处理数据；判断所述第三错误更正码处理数据的一第三错误更正码状态；自所述页面缓冲器的所述第一部分输出所述第三错误更正码处理数据；与所述输出所述第三错误更正码处理数据的步骤相重叠的时间中，在所述页面缓冲器的所述第二部分中，自所述第一连续页面的数据建立一第四错误更正码处理数据；自所述第三错误更正码处理数据的所述第三错误更正码状态且于所述建立所述第四错误更正码处理数据的步骤时，判断一第三页面的一第三数据的一第四错误更正码状态，所述第三数据包括所述第三错误更正码处理数据以及所述第四错误更正码处理数据；存储所述第四错误更正码状态于所述状态暂存器；以及与所述输出所述第三错误更正码处理数据的步骤相重叠的时间中，自所述与非门快闪式存储器阵列存取一第二连续页面的数据。