[发明专利]沟槽型超结功率器件及其制作方法在审
申请号: | 201510008063.6 | 申请日: | 2015-01-07 |
公开(公告)号: | CN105826196A | 公开(公告)日: | 2016-08-03 |
发明(设计)人: | 李理;马万里;赵圣哲 | 申请(专利权)人: | 北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/78 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 李相雨 |
地址: | 100871 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种沟槽型超结功率器件及其制作方法,其中,制作方法包括:在衬底上形成P型外延层,对其注入N型离子形成N型源区层;在其上方形成氧化层,对其及N型源区层和P型外延层刻蚀形成贯穿该三层且底部位于衬底上表面与N型源区层下表面之间的第一沟槽;通过其底部对P型外延层注入N型离子,形成底部与衬底上表面接触的N型柱;在第一沟槽内壁形成氧化层,在被氧化层覆盖的第一沟槽内填充多晶硅。上述方法不需使用二次外延工艺,能够降低器件制造成本,减少热退火工艺过程对P柱/N柱电荷浓度的影响,防止P柱区域和N型柱之间相互扩散,保证N柱和P柱的电荷平衡,提高器件性能。 | ||
搜索关键词: | 沟槽 型超结 功率 器件 及其 制作方法 | ||
【主权项】:
一种沟槽型超结功率器件的制作方法,其特征在于,包括:在衬底上形成P型外延层,并对所述P型外延层进行N型离子注入,形成N型源区层;在所述N型源区层上方形成氧化层,并对所述氧化层、N型源区层和P型外延层进行刻蚀,形成贯穿所述氧化层、N型源区层和P型外延层且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽;通过所述第一沟槽底部对所述P型外延层进行N型离子注入,形成底部与所述衬底上表面接触的N型柱;在所述第一沟槽内壁形成氧化层,并在被所述氧化层覆盖的第一沟槽内填充多晶硅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510008063.6/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构的形成方法
- 下一篇:半导体器件的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造