[发明专利]一种SRAM单元、半导体器件和电子装置

摘要

本发明提供一种SRAM单元、半导体器件和电子装置，涉及半导体技术领域。该SRAM单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管；其中，第三PMOS晶体管的源极与第二PMOS晶体管的源极相连并连接至电源电压Vdd，漏极与第一PMOS晶体管的源极相连，栅极与第三NMOS晶体管的栅极相连并连接至字线；第五NMOS晶体管的源极与第二NMOS晶体管的源极相连并连接至电源电压Vss，漏极与第一NMOS晶体管的源极相连，栅极与另一字线相连。该SRAM单元由于包括第三PMOS晶体管和第五NMOS晶体管，因此具有更好的写能力。该半导体器件包括上述SRAM单元，同样具有上述优点。该电子装置包括上述半导体器件，同样具有上述优点。

主权项

一种SRAM单元，其特征在于，包括第一PMOS晶体管(P1)、第二PMOS晶体管(P2)、第三PMOS晶体管(P3)以及第一NMOS晶体管(N1)、第二NMOS晶体管(N2)、第三NMOS晶体管(N3)、第四NMOS晶体管(N4)和第五NMOS晶体管(N5)，其中，所述第一PMOS晶体管与所述第一NMOS晶体管构成第一CMOS晶体管(101)，所述第二PMOS晶体管与所述第二NMOS晶体管构成第二CMOS晶体管(102)，其中所述第一CMOS晶体管的输入端与所述第二CMOS晶体管的输出端相连，所述第一CMOS晶体管的输出端与所述第二CMOS晶体管的输入端相连；所述第三PMOS晶体管的源极与所述第二PMOS晶体管的源极相连并连接至电源电压Vdd，所述第三PMOS晶体管的漏极与所述第一PMOS晶体管的源极相连，所述第三PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连并连接至字线；所述第三NMOS晶体管的源极与位线相连，所述第三NMOS晶体管的漏极与所述第一PMOS晶体管的漏极相连；所述第四NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极与字线相连，所述第四NMOS晶体管的漏极与另一位线相连；所述第五NMOS晶体管的源极与所述第二NMOS晶体管的源极相连并连接至电源电压Vss，所述第五NMOS晶体管的漏极与所述第一NMOS晶体管的源极相连，所述第五NMOS晶体管的栅极与另一字线相连。