[发明专利]一种半导体器件的制作方法有效
申请号: | 201510019313.6 | 申请日: | 2015-01-14 |
公开(公告)号: | CN105845575B | 公开(公告)日: | 2019-01-22 |
发明(设计)人: | 徐长春 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/285;H01L29/49 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件的制作方法,包括:提供半导体衬底,在所述半导体衬底上依次形成栅极介电层和多晶硅栅极材料层,其中所述多晶硅栅极材料层为由至少两层以上的多晶硅层组成的多层结构,多层结构的所述多晶硅栅极材料层的晶粒尺寸不同,晶粒尺寸从顶层到底层呈由大到小分布,对应的晶界分层分明,晶界总长度延长;图案化所述多晶硅栅极材料层和栅极介电层,以形成栅极结构;执行源/漏区离子注入。通过本发明的制作方法,形成具有多层结构,且晶界分层分明,晶界长度相对延长的多晶硅栅极材料层,来降低硼离子在多晶硅层中的扩散速率,防止硼穿透问题的出现,进而提高器件的性能和可靠性。 | ||
搜索关键词: | 一种 半导体器件 制作方法 | ||
【主权项】:
1.一种半导体器件的制作方法,包括:提供半导体衬底,在所述半导体衬底上依次形成栅极介电层和多晶硅栅极材料层,其中所述多晶硅栅极材料层为由至少两层以上的多晶硅层组成的多层结构,多层结构的所述多晶硅栅极材料层的晶粒尺寸不同,晶粒尺寸从顶层到底层呈由大到小分布,对应的晶界分层分明,晶界总长度延长,其中,通过逐步的调整沉积温度,使沉积温度逐渐增大,来实现晶粒尺寸的逐渐增大,多层结构的所述多晶硅栅极材料层的晶粒尺寸分布特征为底层晶粒尺寸为10nm~25nm,底层晶粒尺寸为顶层晶粒尺寸的50%;图案化所述多晶硅栅极材料层和栅极介电层,以形成栅极结构;执行源/漏区离子注入。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510019313.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种插头线带有防水装置的打磨机电机
- 下一篇:一种伺服电机的水冷机壳
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造