[发明专利]确定性FIFO缓冲器有效
| 申请号： | 201510024382.6 | 申请日： | 2015-01-16 |
| 公开（公告）号： | CN104793918B | 公开（公告）日： | 2019-07-05 |
| 发明（设计）人： | D·W·孟德尔;D·豪 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | G06F5/10 | 分类号： | G06F5/10 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;辛鸣 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的各实施例涉及确定性FIFO缓冲器。一个实施例涉及一种用于确定FIFO缓冲器的延时的方法。最高位被从FIFO写计数器和FIFO读计数器提供给输入比较逻辑，该输入比较逻辑在具有相同逻辑电平的最高写位和最高读位和具有不同逻辑电平的最高写位和最高读位之间区分。基于输入比较逻辑的输出来确定FIFO缓冲器的占用水平以及因此的延时。另一实施例涉及一种FIFO缓冲器，该FIFO缓冲器具有各自具有比对FIFO缓冲器寻址所需位长度长一位的位长度的写计数器和读计数器。另一实施例涉及一种调整FIFO缓冲器的延时的方法。其他实施例和特征也被公开。 | ||
| 搜索关键词： | 确定性 fifo 缓冲器 | ||
【主权项】：
1.一种用于确定先入先出缓冲器的平均延时的方法，所述方法包括：向包括来自读计数器的最高读位的第一输入和包括来自写计数器的最高写位的第二输入应用输入比较逻辑，其中所述输入比较逻辑在具有相同逻辑电平的所述第一输入和所述第二输入以及具有不同逻辑电平的所述第一输入和所述第二输入之间区分；基于所述最高读位和所述最高写位的比较，通过所述输入比较逻辑生成输出信号；以及基于来自所述输入比较逻辑的所述输出信号来确定所述先入先出缓冲器的占用水平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510024382.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种指令分支预测方法与系统
- 下一篇：操作方法及操作系统
