[发明专利]一种半导体器件及其制造方法、电子装置在审

专利信息
申请号: 201510033513.7 申请日: 2015-01-22
公开(公告)号: CN105870053A 公开(公告)日: 2016-08-17
发明(设计)人: 周耀辉;汪新学 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L27/24;H01L45/00
代理公司: 北京市磐华律师事务所 11336 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:提供半导体衬底,在半导体衬底上形成有层间介质层,在层间介质层中形成有金属电极;在层间介质层上形成硬掩膜叠层结构,以覆盖层间介质层和金属电极,所述硬掩膜叠层结构包括自下而上层叠的第一缓冲层、研磨停止层、第二缓冲层、第一硬掩膜层和第二硬掩膜层;在所述硬掩膜叠层结构中形成用于填充底部电极材料层的通孔;沉积底部电极材料层,以完全填充所述通孔;执行化学机械研磨,直至露出研磨停止层;实施回蚀刻,去除研磨停止层的同时使形成的底部电极的顶端高于第一缓冲层的顶端。根据本发明,可以避免后续形成的相变材料层与底部电极之间出现接触不良的情况。
搜索关键词: 一种 半导体器件 及其 制造 方法 电子 装置
【主权项】:
一种半导体器件的制造方法,包括:提供半导体衬底,在所述半导体衬底上形成有层间介质层,在所述层间介质层中形成有金属电极;在所述层间介质层上形成硬掩膜叠层结构,以覆盖所述层间介质层和所述金属电极,所述硬掩膜叠层结构包括自下而上层叠的第一缓冲层、研磨停止层、第二缓冲层、第一硬掩膜层和第二硬掩膜层;在所述硬掩膜叠层结构中形成用于填充底部电极材料层的通孔;沉积所述底部电极材料层,以完全填充所述通孔;执行化学机械研磨,直至露出所述研磨停止层;实施回蚀刻,去除所述研磨停止层的同时使形成的底部电极的顶端高于所述第一缓冲层的顶端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510033513.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top