[发明专利]半导体堆叠封装有效
| 申请号： | 201510033761.1 | 申请日： | 2015-01-23 |
| 公开（公告）号： | CN105006451B | 公开（公告）日： | 2018-11-02 |
| 发明（设计）人： | 李其勇;金宗铉;金相桓 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L23/12 | 分类号： | H01L23/12 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 吕俊刚;刘久亮 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体堆叠封装可以包括形成有多个耦合衬垫的基板，及堆叠在所述基板上的多个半导体芯片。半导体堆叠封装也可以包括设置在每个半导体芯片上并且通过接合衬垫的介质与耦合衬垫电连接的第一电路单元。半导体堆叠封装可以包括设置在每个半导体芯片上且与耦合衬垫电断接的第二电路单元、设置在每个半导体芯片上并且对应于第二电路单元的连接衬垫以及在第二电路单元和连接衬垫之间连接的阻挡电路。半导体堆叠封装也可以包括电连接接合衬垫和耦合衬垫的接合线。 | ||
| 搜索关键词： | 半导体堆叠 半导体芯片 封装 电路单元 耦合衬垫 接合衬垫 连接衬垫 电连接 基板 接合线 断接 堆叠 电路 阻挡 | ||
【主权项】：
1.一种半导体堆叠封装，其包括：基板，其形成有多个耦合衬垫；多个半导体芯片，其堆叠在所述基板上；第一电路单元，其设置在所述半导体芯片中的每一个上，并且通过接合衬垫的介质电连接所述耦合衬垫；第二电路单元，其设置在所述半导体芯片中的每一个上且与所述耦合衬垫电断接；连接衬垫，其设置在所述半导体芯片中的每一个上且对应于所述第二电路单元；阻挡电路，其在所述第二电路单元和所述连接衬垫之间连接；以及接合线，其电连接所述接合衬垫和所述耦合衬垫。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510033761.1/，转载请声明来源钻瓜专利网。
