[发明专利]提高封装胶图形密封性测试准确性的方法、母板和掩膜板有效
| 申请号： | 201510037382.X | 申请日： | 2015-01-23 |
| 公开（公告）号： | CN104617007B | 公开（公告）日： | 2017-08-01 |
| 发明（设计）人： | 盖人荣;玄明花;嵇凤丽;蒋志亮 | 申请（专利权）人： | 京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙)11201 | 代理人： | 黄德海 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种提高封装胶图形密封性测试准确性的方法，该方法中，在制作母板时，形成用于对位于焊盘区域的源漏引线进行密封的密封胶图形，所述密封胶图形与所述母板的基板和盖板共同形成用于对源漏引线进行密封的密封腔；在对待测试的母板的盖板进行切割时，保留密封腔区域的盖板。这样，将通过本发明的方法得到的待测试板放入到高温高湿环境后，由于焊盘区域的源漏引线被密封腔密封，能够避免源漏引线被腐蚀，进而避免了因源漏引线的腐蚀导致的封装胶图形的腐蚀所产生的干扰因素对封装胶图形密封性测试的干扰，能够提高封装胶图形密封性测试的准确性。 | ||
| 搜索关键词： | 提高 封装 图形 密封性 测试 准确性 方法 母板 掩膜板 | ||
【主权项】：
一种提高封装胶图形密封性测试准确性的方法，所述封装胶图形用于对显示区域进行封装，其特征在于，包括：在制作待测试的母板时，形成用于对位于焊盘区域的源漏引线、集成电路和柔性扁平电缆进行密封的密封胶图形，所述密封胶图形与所述母板的基板和盖板共同形成用于对源漏引线、集成电路和柔性扁平电缆进行密封的密封腔；在对待测试的母板的盖板进行切割时，保留密封腔区域的盖板。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司，未经京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510037382.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于二极管器件的高效加工装置
- 下一篇：一种荧光灯操作机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
