[发明专利]一种低电压高线性度上变频器及上变频信号输出方法

摘要

本发明公开了一种低电压高线性度上变频器及上变频信号输出方法,由跨导电路、本振开关以及负载电路构成，利用负反馈电路构造基于超级源跟随结构的跨导电路，使得流过本振开关的中频电流与输入电压呈现高度线性关系；并利用电流镜将转换电流复制并注入到本振开关，经本振开关的变频作用产生上变频信号以及谐波混频产物，再经负载电路滤除谐波混频产物，输出纯净的上变频信号。本发明可显著提升整个上变频器的线性度。同时本发明的上变频器将电源地之间层叠的晶体管数目控制在三个以内，可有效适应低电源电压的应用场合。

主权项

1.一种低电压高线性度上变频信号输出方法，其特征在于：利用负反馈电路构造基于超级源跟随结构的跨导电路，使得流过本振开关的中频电流与输入电压呈现高度线性关系；并利用电流镜将转换电流复制并注入到本振开关，经本振开关的变频作用产生上变频信号以及谐波混频产物，再经负载电路滤除谐波混频产物，输出纯净的上变频信号；上变频器为全差分结构，包括相互连接的第一差分电路和第二差分电路；所述第一差分电路包括由负反馈电路构造基于超级源跟随结构的具有电流镜关系的第一跨导电路、第一本振开关以及第一负载电路，且所述第一跨导电路、第一本振开关以及第一负载电路相互连接；所述第二差分电路包括由负反馈电路构造基于超级源跟随结构的具有电流镜关系的第二跨导电路、第二本振开关以及第二负载电路，且所述第二跨导电路、第二本振开关以及第二负载电路相互连接；所述第一跨导电路包括第一、第二、第四、第六PMOS管以及第三NMOS管，第五PMOS管，第一PMOS管(M1)的源极、第四PMOS管(M4)的源极以及第六PMOS管(M6)的源极接电源电压，同时第一PMOS管(M1)漏极与第二PMOS管(M2)源极相连，而第一PMOS管(M1)栅极、第六PMOS管(M6)栅极、第四PMOS管(M4)的漏极以及第五PMOS管(M5)的源极互相连接；所述第二PMOS管(M2)的漏极与第三NMOS管(M3)的漏极以及第五PMOS管(M5)的栅极相连；同时所述第三NMOS管(M3)的源极和第五PMOS管(M5)的漏极接地；所述第一本振开关包括第七、第八PMOS管，且第七PMOS管(M7)的源极、第八PMOS管(M8)源极以及第六PMOS管(M6)漏极互相连接；输出信号VOUTN从第八PMOS管(M8)漏极输出；第一负载电路包括第一、第二电阻以及第九NMOS管，第一电阻(R1)的负端、第二电阻(R2)的正端以及第九NMOS管(M9)的漏极相互连接；且第一电阻(R1)的正端与第七PMOS管(M7)的漏极相连，第九NMOS管(M9)的源极以及第二电阻(R2)的负端接地；第二跨导电路包括第十、第十四、第十五、第十六、第十七PMOS管以及第十八NMOS管，第十六PMOS管(M16)的源极、第十四PMOS管(M14)的源极以及第十PMOS管(M10)的源极接电源电压，同时第十六PMOS管(M16)漏极与第十七PMOS管(M17)源极相连，而第十PMOS管(M10)栅极、第十六PMOS管(M16)栅极、第十五PMOS管(M15)的源极以及第十四PMOS管(M14)的漏极相连；所述第十七PMOS管(M17)的漏极与第十八NMOS管(M18)的漏极以及第十五PMOS管(M15)的栅极相连；第十八NMOS管(M18)的源极和第十五PMOS管(M15)的漏极接地；第二本振开关包括第十一、第十二PMOS管，第十一PMOS管(M11)的源极、第十二PMOS管(M12)源极以及第十PMOS管(M10)漏极相互连接；输出信号VOUTP从第十一PMOS管(M11)漏极输出；第二负载电路包括第三、第四电阻以及第十三NMOS管；第三电阻(R3)的负端、第四电阻(R4)的正端以及第十三NMOS管(M13)的漏极相互连接；第三电阻(R3)的正端与第十二PMOS管(M12)的漏极相连；第十三NMOS管(M13)的源极以及第四电阻(R4)的负端接地；另外，所述第二PMOS管(M2)的源极与第十七PMOS管(M17)的源极通过第五电阻(R5)的两端相连；第三NMOS管(M3)的栅极与第十八NMOS管(M18)栅极相连，接电位vbn1；第四PMOS管(M4)的栅极与第十四PMOS管(M14)栅极相连，接电位vbp1；第七PMOS管(M7)的栅极与第十二PMOS管(M12)栅极相连，并且连接本振正端信号LOI+；第八PMOS管(M8)的栅极与第十一PMOS管(M11)栅极相连，并且连接本振负端信号LOI‑；第九NMOS管(M9)的栅极与第十三NMOS管(M13)栅极相连，接控制信号GC1。