[发明专利]介层窗制作工艺用的沟填处理方法在审
申请号: | 201510049648.2 | 申请日: | 2015-01-30 |
公开(公告)号: | CN105990214A | 公开(公告)日: | 2016-10-05 |
发明(设计)人: | 林晓江;林冠亨 | 申请(专利权)人: | 力晶科技股份有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L21/768 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种介层窗制作工艺用的沟填处理方法,包括提供基底,基底中已形成有多个开口,基底可区分为图案密集区与图案疏松区,其中图案密集区的开口图案密度大于图案疏松区的开口图案密度;在基底上形成正型光致抗蚀剂层,以填入该些开口,其中正型光致抗蚀剂层在图案疏松区表面的厚度大于图案密集区表面的厚度;只对基底表面的正型光致抗蚀剂层进行曝光;对经曝光的正型光致抗蚀剂层进行显影,而在多个开口中形成沟填材料层,其中沟填材料层在图案密集区与图案疏松区具有相同厚度;在表面涂布反应试剂,形成反应层;以及利用溶剂清除反应层,而在沟填材料层上顶盖层。 | ||
搜索关键词: | 介层窗 制作 工艺 处理 方法 | ||
【主权项】:
一种介层窗制作工艺用的沟填处理方法,包括:提供一基底,该基底中已形成有多个开口,该基底可区分为一图案密集区与一图案疏松区,其中该图案密集区的开口图案密度大于该图案疏松区的开口图案密度;在该基底上形成一正型光致抗蚀剂层,以填入该些开口,其中该正型光致抗蚀剂层在该图案疏松区表面的厚度大于该图案密集区表面的厚度;仅对该基底表面的该正型光致抗蚀剂层进行曝光;对经曝光的该正型光致抗蚀剂层进行显影,而在多个开口中形成一沟填材料层,其中该沟填材料层在该图案密集区与该图案疏松区具有相同厚度;在该沟填材料层与该基底表面涂布一反应试剂,形成一反应层,其中在该沟填材料层与该反应层之间形成有一顶盖层;以及利用一溶剂清除该反应层,而在该沟填材料层上留有该顶盖层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶科技股份有限公司,未经力晶科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510049648.2/,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置
- 下一篇:形成多晶硅薄膜的方法及包含多晶硅薄膜的薄膜晶体管
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造