[发明专利]半导体结构的形成方法有效
| 申请号： | 201510051526.7 | 申请日： | 2015-01-30 |
| 公开（公告）号： | CN105990092B | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 杨震 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/265 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 高静;骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体结构的形成方法，包括：在半导体衬底上形成隧穿层后，在所述隧穿层上形成掺杂有N型离子的第一多晶硅层；之后刻蚀所述存储器区域上的第一多晶硅层，形成浮栅层；接着，在所述浮栅层上形成第一绝缘层后，在所述半导体衬底上形成的第二多晶硅层，所述第二多晶硅层覆盖所述浮栅层；刻蚀所述第二多晶硅层，在所述浮栅层上形成控制栅层，在所述存储器区域的半导体衬底上形成位于所述浮栅层一侧的选择栅层，所述浮栅层与选择栅层之间形成有间隙。相比于现有工艺，本发明有效简化浅表面沟道晶体管结构的分栅式闪存的制造工艺，从而降低制造难度，以及工艺成本。 | ||
| 搜索关键词： | 半导体 结构 形成 方法 | ||
【主权项】：
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括用于形成分栅式闪存的第一区域；在所述半导体衬底上形成隧穿层；在所述隧穿层上形成掺杂有N型离子的第一多晶硅层；刻蚀所述第一区域上的第一多晶硅层，形成浮栅层；在所述浮栅层上形成第一绝缘层；在所述第一绝缘层及半导体衬底上覆盖第二多晶硅层；刻蚀所述第二多晶硅层，在所述浮栅层上形成控制栅层，同时在所述第一区域上，形成位于所述浮栅层的一侧的第三多晶硅层；所述第三多晶硅层和所述浮栅层之间形成间隙；刻蚀所述第三多晶硅层，形成选择栅层；向所述选择栅层内掺杂P型离子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510051526.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
