[发明专利]分离栅式闪存器件及制备方法

摘要

本发明提供了一种分离栅式闪存器件及制备方法，将Flash工艺与CMOS工艺进行整合，利用自对准的工艺来制备浮栅和控制栅，相比较传统技术而言工艺更容易控制，进而可进一步缩小器件的关键尺寸；本发明通过将浮栅制备在衬底内，这有利于提高沟道长度，使得衬底中的载流子更容易穿透氧化层进入浮栅，提高了载流子迁移率，并有效的抑制了沟道的漏电流，进而提升器件的性能。

主权项

1.一种制备分离栅式闪存器件的方法，其特征在于，包括以下步骤：步骤A：提供一衬底，在所述衬底上表面按照自下而上顺序依次覆盖有衬垫氧化层和介质层；进行图案化处理，在所述介质层和所述衬垫氧化层中形成若干组开口对，利用所述开口对刻蚀所述衬底，以在所述衬底内形成若干组沟槽对；步骤B：在所述沟槽内制备浮栅以将沟槽进行填充；于所述浮栅顶部按照从下至上顺序依次制备绝缘层和控制栅；步骤C：进行第一离子注入工艺，在每一组沟槽对的两个沟槽之间的衬底内形成源极掺杂区；步骤D：在每一组沟槽对的两个沟槽顶部的控制栅之间的间隙制备擦除栅，以及在每个所述控制栅背离所述擦除栅的另一侧形成字线结构，之后在所述字线结构的侧壁制备侧墙；步骤E：进行第二离子注入工艺，在所述沟槽背离所述源极掺杂区的另一侧衬底内形成漏极掺杂区。